1、優質文本電子信息學院實驗報告書課程名：?計算機組成原理? 題 目： 實驗類別 【驗證】 班 級： 學 號： 姓 名： 評語：實驗態度：認真 一般 差 實驗結果：正確 局部正確 錯 實驗理論：掌握 熟悉 了解 不懂 操作技能：強 一般 差 實驗報告：好 一般 差 成績： 指導教師： 曾憲文 批閱時間： 年 月 日目 錄第一章 實訓任務概述21.1實訓目的21.2 實訓任務2第二章 設計內容42.1 指令的執行流程42.1.1“異或指令42.1.2 讀取指令42.1.3 “ADD指令42.2 儲存器42.3 運算器52.4 硬件系統52.4.1計算機硬件組成52.4.2 采用門電路設計一個8位的全

2、加器電路62.4.3 定點補碼加減法裝置邏輯框圖72.5 模型機綜合實驗72.5.2 轉移實驗7第三章 圖表格式83.1“異或指令83.2 讀取指令83.3“ADD 指令93.4 儲存器103.5 設計計算機運算器113.6 了解計算機硬件系統173.6.1 8位全加器173.6.2 定點補碼加減法邏輯圖173.7 運算器的邏輯組成及設計模型及綜合實驗183.7.1移位/取反實驗183.7.2 轉移實驗20第四章 個人總結224.1 主要結論224.2 對實訓的認識22參考文獻23致 謝24優質文本第一章 課設任務概述1.1課設目的通過本周的課設，使我們對計算機組成與體系結構這門課有一個更深入

3、的了解。主要要了解計算機的硬件組成、微操作以及儲存器中的地址變換等。將我們在課堂上所學的理論知識應用于實踐。1.2 課設任務1、參考給出的或者課本上的計算機的硬件應有中斷功能組成，寫出完成下面給定的指令格式的指令的執行流程；1累加器內容完成“異或運算“異或 指令的指令格式操作碼 DR SR2把一個內存單元中的內容讀到所選擇的一個累加器中。操作碼 DR SR(3)以下五條機器指令為選做題目，給出指令執行流程選做要求：(組號 mod 5)+1=紅色題目編號：IN輸入、ADD二進制加法、STA存數、OUT輸出、JMP無條件轉移，其指令格式如下：助記符 機器指令碼 說明IN 0000 0000 “IN

4、PUT DEVICE中的開關狀態àR0ADD addr 0001 0000 ×××× R0+addr àR0STA addr 0010 0000 ×××× R0à addrOUT addr 0011 0000 ×××× addr àBUSJMP addr 0100 0000 ×××× addràPC2、以下三道為選做題目選做要求：(組號 mod 3)+1=紅色題目編號某機器中，配有一個地

5、址空間為(00001FFF)16的ROM區域，現在用幾個SRAM芯片8K×8位形成一個16K×16位的RAM區域，起始地址為2000H。假設SRAM芯片有CS和WE控制端，CPU地址總線A15A0 ，數據總線為D15D0 ，控制信號為R / W讀 / 寫，MREQ當存儲器讀或寫時，該信號指示地址總線上的地址是有效的。要求：（1） 滿足條件的存儲器，畫出地址碼方案。2 畫出ROM與RAM同CPU連接圖。要求用128K×16位的SRAM芯片設計512K×16位的存儲器，SRAM芯片有兩個控制端：當 CS 有效時該片選中。當W/R=1時執行讀操作，當W/R=0

6、時執行寫操作。用64K×16位的EPROM芯片組成128K×16位的只讀存儲器。試問：。<1> 數據存放器多少位？<2> 地址存放器多少位？<3> 共需多少片EPROM?畫出此存儲器組成框圖。某機器中，配有一個地址空間為0000H-3FFFH的ROM區域。現在再用一個RAM芯片(8K×8)形成40K×16位的RAM區域，起始地址為6000H,假定RAM芯片有和信號控制端。CPU的地址總線為A15-A0，數據總線為D15-D0，控制信號為R/(讀/寫)， (訪存)，要求：1 畫出地址譯碼方案。2 將ROM與RAM同CPU

7、連接。3、設計計算機運算器包括邏輯框圖與指令系統，以及各指令的微程序流程圖4、了解計算機的硬件系統。就計算機的某些硬件組成局部，說明對其認識。1采用門電路設計一個8位的全加器電路 2定點補碼加減法裝置邏輯框圖5、運算器的組成及設計模型機綜合實驗。第二章 設計內容2.1 指令的執行流程2.1.1“異或指令“異或 指令的指令格式操作碼 DR SRDR:數據存放器 SR：源存放器這條指令實現將目標存放器DR的內容與源 存放器SR的內容相異或并將結果存入目標存放器DR的功能。2.1.2 讀取指令操作碼 DR SR把源存放器SR中的內容讀到目標存放器DR中。2.1.3 “ADD指令 以下五條機

8、器指令為選做題目，給出指令執行流程選做要求：(組號 mod 5)+1=紅色題目編號：IN輸入、ADD二進制加法、STA存數、OUT輸出、JMP無條件轉移，其指令格式如下：助記符 機器指令碼 說明ADD addr 0001 0000 ×××× R0+addr àR02.2 儲存器要求用128K×16位的SRAM芯片設計512K×16位的存儲器，SRAM芯片有兩個控制端：當 CS 有效時該片選中。當W/R=1時執行讀操作，當W/R=0時執行寫操作。用64K×16位的EPROM芯片組成128K×16位的只讀存儲

9、器。試問：。<1> 數據存放器多少位？<2> 地址存放器多少位？<3> 共需多少片EPROM?此存儲器組成框圖。2.3 運算器設計計算機運算器包括邏輯框圖與指令系統，以及各指令的微程序流程圖。指令系統是指計算機系統所有指令的集合，微程序是指實現一條機器指令功能的微指令序列，微指令是指實現一定操作功能的一組微命令，微命令對應著相應的微操作。這次課程設計我們設計了TRA、JIA、JIAN、YU、HUO等微指令。2.4 硬件系統2.4.1計算機硬件組成 了解計算機的硬件系統。就計算機的某些硬件組成局部，說明對其認識。答：構成計算機的一般有“5大局部，分別為：運算器

10、、控制器、儲存器、輸入設備和輸出設備。(1)運算器運算器用來實現算術運算和邏輯運算。主要由：算術邏輯單元ALU、累加器、狀態存放器、通用存放器組等組成。算術邏輯運算單元ALU的根本功能為加、減、乘、除四那么運算，與、或、非、異或等邏輯操作，以及移位、求補等操作。計算機運行時，運算器的操作和操作種類由控制器決定。運算器處理的數據來自存儲器；處理后的結果數據通常送回存儲器，或暫時存放在運算器中。與Control Unit共同組成了CPU的核心局部。2控制器控制器根據指令的功能產生相應的控制信號，控制其它局部的工作以便實現指令的功能。主要由程序計數器、指令存放器、指令譯碼器、時序產生器和操作控制器組

11、成，它是發布命令的“決策機構，即完成協調和指揮整個計算機系統的操作。控制器工作的實質就是解釋程序，它每次從存儲器讀取一條指令，經過分析譯碼，產生一系列操縱計算機其他局部工作的控制信號操作命令，發想各個部件，控制各部件動作，是整個機器連續，有條不紊地運行。高級計算機中的控制器可以改變某些指令的順序，以改善性能。對所有CPU而言，一個共同的關鍵部件是程序計數器，它是一個特殊的存放器，記錄著將要讀取的下一條指令的存儲器中的位置。3儲存器存儲器用來存放數據和程序。主要功能是存儲程序和各種數據，并能在計算機運行過程中高速、自動地完成程序或數據的存取。存儲器是具有“記憶功能的設備，它采用具有兩種穩定狀態的

12、物理器件來存儲信息。這些器件也稱為記憶元件。在計算機中采用只有兩個數碼“0和“1的二進制來表示數據。記憶元件的兩種穩定狀態分別表示為“0和“1。日常使用的十進制數必須轉換成等值的二進制數才能存入存儲器中。計算機中處理的各種字符，例如英文字母、運算符號等，也要轉換成二進制代碼才能存儲和操作。4輸入設備用于把原始數據和處理這些數據的程序輸入到計算機中。是計算機與用戶或其他設備通信的橋梁。輸入設備是用戶和計算機系統之間進行信息交換的主要裝置之一。鍵盤，鼠標，攝像頭，掃描儀，光筆，手寫輸入板，游戲桿，語音輸入裝置等都屬于輸入設備。輸入設備InputDevice是人或外部與計算機進行交互的一種裝置，用于

13、把原始數據和處理這些數的程序輸入到計算機中。計算機能夠接收各種各樣的數據，既可以是數值型的數據，也可以是各種非數值型的數據，如圖形、圖像、聲音等都可以通過不同類型的輸入設備輸入到計算機中，進行存儲、處理和輸出。5輸出設備用于數據的輸出。是計算機的終端設備，用于接收計算機數據的輸出顯示、打印、聲音、控制外圍設備操作等。也是把各種計算結果數據或信息以數字、字符、圖像、聲音等形式表示出來。常見的有顯示器、打印機、繪圖儀、影像輸出系統、語音輸出系統、磁記錄設備等。2.4.2 采用門電路設計一個8位的全加器電路 圖2.4.2.1 1位全加器輸入輸出AiBiCi-1SiCi00000001100

14、10100110110010101011100111111Si=AiBiCi-1Ci=AiBi+(AiBi)Ci-12.4.3 定點補碼加減法裝置邏輯框圖 進行加減運算時，最少要有兩個數據存放器，存放加數和被加數。還要設置一個實現加法運算的全加器。運算結果通常放在被加數存放器中，所以被加數存放器又叫累加存放器。定點補碼加減法裝置的邏輯框圖如圖3-3所示，其中A存放器為累加存放器，用于存放被加數或被減數以及運算結果；B存放器為接收數據存放器，用于接收由主存讀出的數據，存放加數或減數；Q為加法器，實現加法運算。加法器的數據輸入端有兩個，分別接收A存放器和B存放器的數據，加法過程中相鄰各位間的進位關

15、系在內部已逐位連好，圖-中未表示出來。加法器最低位之進位Cn+1單獨引出，以便實現變補運算時，末位加1的需要。 加法器的B數據輸入端用于在加法運算時送入B的值，由B存放器的觸發器Q端輸出；在做減法運算時，實際上送入加法器的數據是B的反碼，加法器末位再加1，即實現送入-B補碼的要求，B的反碼由B存放器觸發器之反向端引出。加法器的B輸入端實際上是兩路輸入，由二選一的與或門實現。 在做加法運算時，加法裝置需要3個控制信號，全加器Q有2個輸入端，A輸入端需要控制器送來AQ的信號，把A存放器的內容送入Q，B輸入端需要控制器送來BQ的信號，把B存放器內容送入Q，加法結果存入A存放器還需要QA的控制信號，才

16、能完成加法運算。當然，這里假定A存放器已經放入被加數，B存放器已經放入加數。2.5 模型機綜合實驗2.5.1 實驗數據：01H圖2.5.1 移位/取反實驗源程序2.5.2 轉移實驗實驗數據：01H圖2.5.2 轉移實驗源程序第三章 實現結果啟動3.1“異或指令PC->AR->ABUSDBUS->DR->IRPC+1->PC譯碼IR->AR->ABUSDUBS->DR->ALUALU->AC圖3-1.“異或指令啟動3.2 讀取指令PC->AR->ABUSDBUS->DR->IRPC+1->PC譯碼IR-&g

17、t;AR->ABUSDUBS->DR->AC圖3-2. 讀取指令3.3“ADD 指令啟動PCARABUSDBUSDRIRPC+1PC譯碼或測試IRARABUS,DBUS->DR1,R0->DR2DR1->ALU,DR2->ALU,DR1+DR2->R0圖3-3.“ADD指令3.4 儲存器 1.存儲器的總容量為：512k×16位SRAM+128k×16位(EPROM)=640K×16位。 數據存放器為16位 。2.因為210=1024k>640k,所以地址存放器為20位。3.所需EPROM芯片數為128K

18、5;2B/(64K×2B)=2(片)設存儲器地址空間分配如下：EPROM128KSRAM512KROM與RAM同CPU連接圖：圖3.4.1 ROM與RAM同CPU連接圖3.5 設計計算機運算器圖3.5.1 運算器邏輯框圖圖3.5.2 設計的指令圖3.5.3 設計出的指令對應的微程序指令流程圖：圖3.5.4 TRA A，#*指令流程圖優質文本優質文本圖3.5.5、3.5.6 將立即數01H轉入累加器A圖3.5.7 JIA A，#*指令流程圖優質文本優質文本圖3.5.8、3.5.9 累加器A中的值加01H存入累加器A圖3.5.10 JIAN A，#*指令流程圖優質文本優質文本圖3.5.1

19、1、3.5.12 累加器A中值減01H存入累加器A圖3.5.13 YU A，#*指令流程圖優質文本優質文本圖3.5.14、3.5.15 累加器A中值和02H相與存入累加器A圖3.5.16 HUO A，#*指令流程圖優質文本優質文本圖3.5.17、3.5.18 累加器A中值和03H相或存入累加器A3.6 了解計算機硬件系統3.6.1 8位全加器圖3.6.1.1 8位全加器3.6.2 定點補碼加減法邏輯圖圖3.6.2.1 定點補碼加減法邏輯圖3.7 運算器的邏輯組成及設計模型及綜合實驗3.7.1移位/取反實驗圖3.7.1 程序運行跟蹤結果圖優質文本優質文本圖3.7.2、3.7.3 立即數01H存入

20、累加器A優質文本優質文本圖3.7.4、3.7.5 不帶進位右移累加器A優質文本優質文本圖3.7.6、3.7.7 帶進位左移累加器A優質文本優質文本圖3.7.8、3.7.9 累加器A內容取反圖3.7.10 輸出累加器A內容3.7.2 轉移實驗圖3.7.11程序運行跟蹤結果圖優質文本優質文本圖3.7.12、3.7.13 立即數01H存入累加器優質文本優質文本圖3.7.14、3.7.15 累加器減圖3.7.16 累加器A減1優質文本優質文本圖3.7.17、3.7.18 無進位且A=0跳到程序02地制，執行累加器A減1優質文本優質文本圖3.7.19、3.7.20 有進位且A0跳到程序02地址，執行累加器A減1優質文本優質文本圖3.7.21、3.7.22 無進位且A0無條件跳轉到程序開始，執行立即數01H存入累加器A第四章 個人總結4.1 主要結