1、適合班級(jí)：11060441 11060442 教學(xué)東區(qū)11306H第一課可編程邏輯器件和硬件描述語(yǔ)言基礎(chǔ)幾個(gè)問題 1.為什么學(xué)？ 2.它和其它課程的聯(lián)系在哪？順序如何？ 3.怎么學(xué)？18系2012屆本科畢業(yè)設(shè)計(jì)題目1、基于、基于C8051F06X單片機(jī)單片機(jī)2通道通道16位數(shù)據(jù)記錄模塊的設(shè)計(jì)與實(shí)踐位數(shù)據(jù)記錄模塊的設(shè)計(jì)與實(shí)踐畢業(yè)設(shè)計(jì)的任務(wù)和要求：畢業(yè)設(shè)計(jì)的任務(wù)和要求：本課題是微型通用記錄器研究的子課題，為記錄器存儲(chǔ)板模塊。該存儲(chǔ)卡的功能為利用C8051F06X單片機(jī)內(nèi)部的16位ADC實(shí)現(xiàn)2通道采集，精度達(dá)到4lsb，并可存儲(chǔ)到FLASH中。畢業(yè)設(shè)計(jì)的具體工作內(nèi)容：畢業(yè)設(shè)計(jì)的具體工作內(nèi)容：1、熟悉

2、C8051F06X單片機(jī)、NAND FLASH存儲(chǔ)器的讀寫時(shí)序2、理解原彈載記錄器軟、硬件3、熟悉高速、高精度PCB設(shè)計(jì)技術(shù)4、設(shè)計(jì)采集電路原理和PCB圖對(duì)畢業(yè)設(shè)計(jì)成果的要求：對(duì)畢業(yè)設(shè)計(jì)成果的要求：繪制原理圖，制作PCB板，PCB板尺寸不超過40mm40mm，并調(diào)試完成16位AD采集的功能及存儲(chǔ)功能，采集速度達(dá)到200KSPS以上，采樣精度達(dá)到4lsb。設(shè)計(jì)一個(gè)電路的步驟 1.查找資料 2.設(shè)計(jì)方案及結(jié)構(gòu)（方案評(píng)審） 3.方案細(xì)化 4.設(shè)計(jì)原理圖 5.設(shè)計(jì)PCB板圖 6.程序編寫及仿真 7.電路調(diào)試某測(cè)試臺(tái)模擬數(shù)字部分要求 測(cè)試臺(tái)根據(jù)計(jì)算機(jī)的波形數(shù)據(jù)生成10路低頻模擬號(hào)（最多可擴(kuò)展到16路）和

3、5路數(shù)字信號(hào)（最多可擴(kuò)展到8路）。 測(cè)試臺(tái)自動(dòng)采集9路模擬信號(hào)（最多可擴(kuò)展到16路）和36路數(shù)字信號(hào)（最多可擴(kuò)展到40路。 測(cè)試臺(tái)可自動(dòng)采集內(nèi)部電源。設(shè)計(jì)方案方案細(xì)化原理圖PCB板圖課程在教學(xué)計(jì)劃中的地位、作用 本課程是一門屬于硬件設(shè)計(jì)類的專業(yè)教育課程。硬件描述語(yǔ)言是數(shù)字電路設(shè)計(jì)者與電子設(shè)計(jì)自動(dòng)化工具之間的接口語(yǔ)言，是現(xiàn)代電子設(shè)計(jì)的基礎(chǔ)語(yǔ)言，是電子設(shè)計(jì)工程師必須掌握的工具。該課程以提高學(xué)生實(shí)際工程設(shè)計(jì)能力為目的，其任務(wù)是講授硬件描述語(yǔ)言的設(shè)計(jì)和應(yīng)用。通過該課程的學(xué)習(xí)使學(xué)生掌握現(xiàn)代電子系統(tǒng)設(shè)計(jì)中硬件描述語(yǔ)言的應(yīng)用，使學(xué)生能夠應(yīng)用硬件描述語(yǔ)言來進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)課程內(nèi)容、基本要求本課程要求講述硬件

4、描述語(yǔ)言及實(shí)現(xiàn)其功能的可編程邏輯器件的基本知識(shí)及其應(yīng)用，學(xué)會(huì)應(yīng)用硬件描述語(yǔ)言進(jìn)行數(shù)字邏輯電路的設(shè)計(jì)；通過該課程的學(xué)習(xí)，使學(xué)生能夠應(yīng)用硬件描述語(yǔ)言進(jìn)行數(shù)字電路系統(tǒng)的設(shè)計(jì)。本課程是一門實(shí)踐性很強(qiáng)的課程。要求學(xué)生通過實(shí)驗(yàn)環(huán)節(jié)把所學(xué)的內(nèi)容鞏固和掌握，要求在CAI教室進(jìn)行授課，并且教學(xué)和實(shí)驗(yàn)交替進(jìn)行。課程安排講授部分： 可編程邏輯器件基礎(chǔ) VHDL語(yǔ)言程序的基本結(jié)構(gòu) 數(shù)據(jù)類型及運(yùn)算操作符 構(gòu)造體的描述方式 VHDL語(yǔ)言的主要描述語(yǔ)句 基本邏輯電路設(shè)計(jì)考察部分： 交五次作業(yè) 做四、五次實(shí)驗(yàn)第一部分 可編程邏輯器件基礎(chǔ) 1、掌握CPLD 和FPGA的概念、特點(diǎn)和用途 2、了解可編程邏輯器件和硬件描述語(yǔ)言的發(fā)

5、展歷程、發(fā)展現(xiàn)狀及發(fā)展方向 3、了解常見的可編程邏輯器件 4、了解CPLD和FPGA器件的基本結(jié)構(gòu)和基于乘積項(xiàng)的結(jié)構(gòu)原理、組成模塊 5、掌握硬件描述語(yǔ)言的基本設(shè)計(jì)方法PLD (Programable Logic Device)可編程邏輯器件FPGA （Field Programable Gate Array)現(xiàn)場(chǎng)可編程門陣列 兩者的功能基本相同，只是實(shí)現(xiàn)原理略有不同，所以我們有時(shí)可以忽略這兩者的區(qū)別,統(tǒng)稱為可編程邏輯器件或PLD/FPGA。什么是PLD/FPGA?可編程邏輯器件的優(yōu)點(diǎn) 集成度高，可以替代多至幾千塊通用IC芯片 極大減小電路的面積，降低功耗，提高可靠性 具有完善先進(jìn)的開發(fā)工具 提

6、供語(yǔ)言、圖形等設(shè)計(jì)方法，十分靈活 通過仿真工具來驗(yàn)證設(shè)計(jì)的正確性 可以反復(fù)地擦除、編程，方便設(shè)計(jì)的修改和升級(jí) 靈活地定義管腳功能，減輕設(shè)計(jì)工作量，縮短系統(tǒng)開發(fā)時(shí)間 保密性好可編程邏輯器件-起源當(dāng)今社會(huì)是數(shù)字化的社會(huì)，是數(shù)字集成電路廣泛應(yīng)用的社會(huì)。數(shù)字集成電路本身在不斷地進(jìn)行更新?lián)Q代，由早期的電子管、晶體管、小中規(guī)模集成電路、發(fā)展到超大規(guī)模集成電路以及許多具有特定功能的專用集成電路。但是，隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路(ASIC)芯片，而且希望ASIC的設(shè)計(jì)周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的ASIC

7、芯片，并且立即投入實(shí)際應(yīng)用之中，因而出現(xiàn)了現(xiàn)場(chǎng)可編程邏輯器件(FPLD)，其中應(yīng)用最廣泛的當(dāng)屬現(xiàn)場(chǎng)可編程門陣列(FPGA)和復(fù)雜可編程邏輯器件(CPLD)。 早期的可編程邏輯器件早期的可編程邏輯器件只有可編程只讀存貯器(PROM)、紫外線可擦除只讀存貯器(EPROM)和電可擦除只讀存貯器(EEPROM)三種。由于結(jié)構(gòu)的限制，它們只能完成簡(jiǎn)單的數(shù)字邏輯功能。 其后，出現(xiàn)了一類結(jié)構(gòu)上稍復(fù)雜的可編程芯片，即可編程邏輯器件(PLD)，它能夠完成各種數(shù)字邏輯功能。典型的PLD由一個(gè)“與”門和一個(gè)“或”門陣列組成，而任意一個(gè)組合邏輯都可以用“與一或”表達(dá)式來描述，所以， PLD能以乘積和的形式完成大量的組

8、合邏輯功能。 如PAL、PLA、GAL等早期的可編程邏輯器件PAL由一個(gè)可編程的“與”平面和一個(gè)固定的“或”平面構(gòu)成。 它的實(shí)現(xiàn)工藝有反熔絲技術(shù)、EPROM技術(shù)和EEPROM技術(shù)。還有一類結(jié)構(gòu)更為靈活的邏輯器件是可編程邏輯陣列(PLA)，它也由一個(gè)“與”平面和一個(gè)“或”平面構(gòu)成，但是這兩個(gè)平面的連接關(guān)系是可編程的。 在PAL的基礎(chǔ)上，又發(fā)展了一種通用陣列邏輯GAL 。它采用了EEPROM工藝，實(shí)現(xiàn)了電可按除、電可改寫。 這些早期的PLD器件的一個(gè)共同特點(diǎn)是可以實(shí)現(xiàn)速度特性較好的邏輯功能，但其過于簡(jiǎn)單的結(jié)構(gòu)也使它們只能實(shí)現(xiàn)規(guī)模較小的電路。 PROM的陣列結(jié)構(gòu)PLA的陣列結(jié)構(gòu)PAL(GAL)的陣列

9、結(jié)構(gòu)早期器件的陣列結(jié)構(gòu)對(duì)比與陣列或陣列PROM固定可編程PLA可編程可編程PAL可編程固定GAL可編程固定CPLD/FPGA的出現(xiàn)20世紀(jì)80年代中期。 Altera和Xilinx分別推出了類似于PAL結(jié)構(gòu)的擴(kuò)展型 CPLD(Complex Programmab1e Logic Dvice)和與標(biāo)準(zhǔn)門陣列類似的FPGA(Field Programmable Gate Array)，特點(diǎn)：體系結(jié)構(gòu)和邏輯單元靈活、集成度高、適用范圍寬、兼容PLD和通用門陣列的優(yōu)點(diǎn)，可實(shí)現(xiàn)較大規(guī)模的電路，編程靈活。優(yōu)點(diǎn)：設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等。C

10、PLD/FPGA的區(qū)別 不同廠家的叫法不盡相同，Xilinx把基于查找表技術(shù)，SRAM工藝，要外掛配置用的EEPROM的PLD叫FPGA；把基于乘積項(xiàng)技術(shù)，F(xiàn)lash（類似EEPROM工藝）工藝的PLD叫CPLD; Altera 把自己的PLD產(chǎn)品:MAX系列（乘積項(xiàng)技術(shù)，EEPROM工藝）,FLEX系列（查找表技術(shù)，SRAM工藝）都叫作CPLD,即復(fù)雜PLD(Complex PLD),由于FLEX系列也是SRAM工藝,基于查找表技術(shù)，要外掛配置用的EPROM,用法和Xilinx的FPGA一樣，所以很多人把Altera的FELX系列產(chǎn)品也叫做FPGA. CPLD/FPGA的區(qū)別簡(jiǎn)單的說：CPL

11、D不需要配置外部程序寄存芯片F(xiàn)PGA需要配置外部程序寄存芯片。CPLD/FPGA的組成 一個(gè)二維的邏輯塊陣列，構(gòu)成了PLD器件的邏輯組成核心。 輸入輸出塊：連接邏輯塊的互連資源。 連線資源：由各種長(zhǎng)度的連線線段組成，其中也有一些可編程的連接開關(guān)，它們用于邏輯塊之間、邏輯塊與輸入輸出塊之間的連接。 典型的PLD的框圖 對(duì)用戶而言，CPLD與FPGA的內(nèi)部結(jié)構(gòu)稍有不同，但用法一樣，所以多數(shù)情況下，不加以區(qū)分 蘭色：邏輯單元紅色：連線資源黃色：輸入輸出塊 基于乘積項(xiàng)（基于乘積項(xiàng)（Product-Term)的的PLD結(jié)構(gòu)結(jié)構(gòu) 宏單元的具體結(jié)構(gòu)見下圖 乘積項(xiàng)結(jié)構(gòu)乘積項(xiàng)結(jié)構(gòu)PLD的邏輯實(shí)現(xiàn)原理的邏輯實(shí)現(xiàn)原

12、理 f=(A+B)*C*(!D)=A*C*!D + B*C*!D f= f1 + f2 = (A*C*!D) + (B*C*!D) 查找表（查找表（Look-Up-Table)的原理的原理 每輸入一個(gè)信號(hào)進(jìn)行邏輯運(yùn)算就等于輸入一個(gè)地址進(jìn)行查表 查找表結(jié)構(gòu)的查找表結(jié)構(gòu)的FPGA邏輯實(shí)現(xiàn)原理邏輯實(shí)現(xiàn)原理 f=(A+B)*C*(!D)=A*C*!D + B*C*!D A,B,C,D由FPGA芯片的管腳輸入后進(jìn)入可編程連線，然后作為地址線連到到LUT，LUT中已經(jīng)事先寫入了所有可能的邏輯結(jié)果，通過地址查找到相應(yīng)的數(shù)據(jù)然后輸出，這樣組合邏輯就實(shí)現(xiàn)了。 PLD適合用于設(shè)計(jì)譯碼等復(fù)雜組合邏輯 如果設(shè)計(jì)中使用

13、到大量觸發(fā)器，例如設(shè)計(jì)一個(gè)復(fù)雜的時(shí)序邏輯，那么使用FPGA就是一個(gè)很好選擇。 如果系統(tǒng)要可編程邏輯器件上電就要工作，那么就應(yīng)該選擇PLD。選擇選擇PLD還是還是FPGA？ 大的PLD生產(chǎn)廠家 最大的PLD供應(yīng)商之一 FPGA的發(fā)明者，最大的PLD供應(yīng)商之一 ISP技術(shù)的發(fā)明者 提供軍品及宇航級(jí)產(chǎn)品FPGACPLD 概述概述-生產(chǎn)廠商及市場(chǎng)情況排名公司銷售額(億美元)市場(chǎng)占有率1Altera5.9630.12Xilinx5.7429.03Vantis2.2011.14Lattice2.1811.05Actel1.397.06Luccent0.854.37Cypress0.442.28Atmel0

14、.422.19Philips0.281.410Quicklogic0.241.2Altera和Xilinx-最主要的芯片供應(yīng)商 全球PLD/FPGA產(chǎn)品60%以上是由Altera和Xilinx提供的。可以講Altera和Xilinx共同決定了PLD技術(shù)的發(fā)展方向。 通常來說，在歐洲用Xilinx的人多，在日本和亞太地區(qū)用Altera 的人多，在美國(guó)則是平分秋色。Altera公司PLD簡(jiǎn)介 MAXII系列 MAX7000S/AE/B， MAX3000A系列系列MAXII系列系列 新一代PLD器件，0.18um falsh工藝，2004年底推出，采用FPGA結(jié)構(gòu),配置芯片集成在內(nèi)部，和普通PLD一

15、樣上電即可工作。容量比上一代大大增加，內(nèi)部集成一片8Kbits串行EEPROM，增加很多功能。MAXII采用2.5v或者3.3v內(nèi)核電壓，MAXII G系列采用1.8v內(nèi)核電壓。 簡(jiǎn)評(píng)：性價(jià)比不錯(cuò)，未來幾年主流器件，推薦使用，不過MAXII容量較大，對(duì)于只需要幾十個(gè)邏輯單元的簡(jiǎn)單邏輯應(yīng)用，建議使用小容量的EPM3000A系列芯片。MAX7000S/AE/B MAX3000A系列系列 5v/3.3vEEPOM工藝PLD，是ALTERA公司銷量最大的產(chǎn)品，已生產(chǎn)5000萬(wàn)片，從32個(gè)到1024個(gè)宏單元。 MAX3000A是Altera公司99年推出的3.3v 低價(jià)格EEPOM工藝PLD,從32個(gè)到

16、512個(gè)宏單元,結(jié)構(gòu)與MAX7000基本一樣。 簡(jiǎn)評(píng)：MAX7000曾經(jīng)紅極一時(shí)，目前已經(jīng)不推廣， MAX3000A仍然是主流器件，但會(huì)逐漸被MAXII取代，建議100個(gè)邏輯單元以上的設(shè)計(jì)改用MAXII。由于MAXII沒有小容量型號(hào)，3032，3064，3128仍然會(huì)廣泛使用。Altera公司FPGA簡(jiǎn)介 Cyclone，CycloneII系列； Startix，StratixII系列； FLEX10K/E,ACEX1K系列。Cyclone Altera中等規(guī)模FPGA，2003年推出，0.13um工藝,1.5v內(nèi)核供電，與Stratix結(jié)構(gòu)類似，是一種低成本FPGA系列 ，是目前主流產(chǎn)品，其

17、配置芯片也改用全新的產(chǎn)品。 簡(jiǎn)評(píng)：Altera最成功的器件之一，性價(jià)比不錯(cuò)，是一種適合中低端應(yīng)用的通用FPGA，推薦使用。CycloneII Cyclone的下一代產(chǎn)品，2005年開始推出，90nm工藝，1.2v內(nèi)核供電，屬于低成本FPGA，性能和Cyclone相當(dāng)，提供了硬件乘法器單元 。 簡(jiǎn)評(píng)：剛剛推出的新一代低成本FPGA，目前國(guó)內(nèi)市場(chǎng)零售還不容易買到，從2005年年底開始，將逐步取代Cyclone器件，成為Altera在中低FPGA市場(chǎng)中的主力產(chǎn)品。Stratix 系列 altera大規(guī)模高端FPGA,2002年中期推出，0.13um工藝，1.5v內(nèi)核供電。集成硬件乘加器,芯片內(nèi)部結(jié)構(gòu)

18、比Altera以前的產(chǎn)品有很大變化。 簡(jiǎn)評(píng)：Startix芯片在2002年的推出，改變了Altera在FPGA市場(chǎng)上的被動(dòng)局面。該芯片適合高端應(yīng)用。StratixII系列 Stratix的下一代產(chǎn)品，2004年中期推出，90nm工藝，1.2v內(nèi)核供電，大容量高性能FPGA 。 簡(jiǎn)評(píng)：性能超越Stratix,是未來幾年中，Altera在高端FPGA市場(chǎng)中的主力產(chǎn)品。FLEX10K/E,ACEX1K系列系列 FLEX10KE是98推出的2.5vSRAM工藝 FPGA,帶嵌入式存儲(chǔ)塊(EAB) 。 ACEX1K是2000年推出的2.5v低價(jià)格SRAM工藝FPGA,結(jié)構(gòu)與10KE類似,帶嵌入式存儲(chǔ)塊(

19、EAB)。 簡(jiǎn)評(píng)：簡(jiǎn)評(píng)：10K系列是Altera歷史上最成功的器件,依靠該器件,Altera在FPGA市場(chǎng)上獲得了今天的地位,目前已經(jīng)不推廣。 ACEX 1K 仍然是主流器件之一，但會(huì)逐漸被Cyclone取代。其它FPGA芯片 FLEX6000 簡(jiǎn)評(píng)：簡(jiǎn)評(píng)：所有的FLEX 6K系列已經(jīng)不推廣。 APEX20K/20KE 99年推出。 簡(jiǎn)評(píng)：簡(jiǎn)評(píng)：Altera比較失敗的產(chǎn)品之一，導(dǎo)致Altera從1999年開始市場(chǎng)份額下滑，直到2002年推出Stratix芯片后，altera才扭轉(zhuǎn)了局面，目前APEX系列已經(jīng)不推廣。 APEXII 用于高密度設(shè)計(jì)，目前使用極少。EPM7128SLC84-10 E

20、PM：表示器件系列，有MAX3000，MAX7000，MAX9000。 7128S：表示器件類型，EPM有很多類型，如7032S，7064S，7128S，等等。 L：表示封裝形式，即Plastic J-lead chip carrier（PLCC）。 C：表示工作溫度，C為民用品溫度（070）。 84:表示引腳數(shù)目。 10：表示時(shí)鐘最高速度為10ns。Altra 器件開發(fā)軟件 MAX+PLUSII 普遍認(rèn)為MaxplusII曾經(jīng)是最優(yōu)秀的PLD開發(fā)平臺(tái)之一，適合開發(fā)早期的中小規(guī)模PLD/FPGA,目前已經(jīng)由QuartusII替代，不再推薦使用 QuartusII Altera新一代FPGA/P

21、LD開發(fā)軟件，適合新器件和大規(guī)模FPGA的開發(fā)，已經(jīng)取代MaxplusII。 SOPC Builder :配合QuartusII，可以完成集成CPU的FPGA芯片的開發(fā)工作 DSP Builder: QuartusII與Mathlab的接口，利用IP核在Mathlab中快速完成數(shù)字信號(hào)處理的仿真和最終FPGA實(shí)現(xiàn)Altra 器件的下載下載方式 即被動(dòng)串行模式（PS） 邊界掃描模式（JTAG） 被動(dòng)串行模式（PS）：常用來配置重構(gòu)FLEX10K、FLEX8000和FLEX6000系列；MAX 7000S/MAX 7000A、MAX 9000等 與計(jì)算機(jī)并口相連的25針插座頭 與PCB板插座相連的

22、10針插座 25針到10針的變換電路ByteBlaster 25針插頭針插頭 ByteBlaster 10孔插座孔插座 變變換換電電路路 Xilinx公司PLD簡(jiǎn)介 XC9500系列：5V產(chǎn)品已經(jīng)不推薦使用。 XC9500XL/XV系列：目前仍然是Xilinx主要的PLD產(chǎn)品。 CoolRunner-II： 1.8v低功耗PLD產(chǎn)品， 靜態(tài)功耗很低，性能指標(biāo)優(yōu)于XC9500，主要用于用于電池供電系統(tǒng)，國(guó)內(nèi)使用者還不是非常廣泛。Xilinx公司FPGA簡(jiǎn)介 Spartan系列； Virtex系列。SPARTAN 、SPARTAN-IISpartan-IIE SPARTAN ：中等規(guī)模SRAM工藝

23、FPGA，已經(jīng)被SpartanIIE，Spartan3等新產(chǎn)品取代。 SPARTAN-II : 2.5vSRAM工藝FPGA, SPARTAN的升級(jí)產(chǎn)品 。由于SpartanII是xilinx唯一可以直接支持5v接口的主流FPGA，所以對(duì)于一些5v接口應(yīng)用，仍然是一個(gè)比較好的選擇 Spartan-IIE:1.8v內(nèi)核，中等規(guī)模FPGA，與Virtex-E的結(jié)構(gòu)基本一樣，是Virtex-E的低價(jià)格版本。 低成本FPGA，使用仍然很廣泛Spartan-3/3L 新一代FPGA產(chǎn)品，結(jié)構(gòu)與VirtexII類似，全球第一款90nm工藝FPGA，1.2v內(nèi)核，于2003年開始陸續(xù)推出。 簡(jiǎn)評(píng)：成本低廉，

24、總體性能指標(biāo)不是很優(yōu)秀，適合低成本應(yīng)用場(chǎng)合，是Xilinx未來幾年在低端FPGA市場(chǎng)上的主要產(chǎn)品，目前市場(chǎng)上中低容量型號(hào)很容易購(gòu)買到，大容量相對(duì)少一些。Spartan-3E xilinx最新推出的低成本FPGA，基于Spartan-3/3L，對(duì)性能和成本進(jìn)一步優(yōu)化 簡(jiǎn)評(píng)：成本低廉，總體性能指標(biāo)不是很優(yōu)秀，適合低成本應(yīng)用場(chǎng)合，是Xilinx未來幾年在低端FPGA市場(chǎng)上的主要產(chǎn)品，目前剛剛推出，很多型號(hào)還沒有大批量生產(chǎn)。Virtex Virtex-II Virtex /Virtex-E ：大規(guī)模SRAM工藝FPGA，逐漸被VirtexII,VirtexIIPro,Virtex4取代 Virtex-

25、II:2002年推出，0.15um工藝，1.5v內(nèi)核，大規(guī)模高端FPGA產(chǎn)品。Xilinx比較成功的產(chǎn)品，目前在高端產(chǎn)品中使用廣泛，新設(shè)計(jì)推薦用戶轉(zhuǎn)到Virtex-4器件上 Virtex-II pro: 基于VirtexII的結(jié)構(gòu)，內(nèi)部集成CPU和高速接口的FPGA產(chǎn)品 ，Xilinx第一款集成PowerPC和高速收發(fā)模塊的FPGA，新設(shè)計(jì)推薦用戶轉(zhuǎn)到Virtex-4 FX器件上Virtex-4 Virtex-4: xilinx最新一代高端FPGA產(chǎn)品，包含三個(gè)子系列：LX，SX，F(xiàn)X 簡(jiǎn)評(píng)：各項(xiàng)指標(biāo)比上一代VirtexII均有很大提高，獲得2005年EDN雜志最佳產(chǎn)品稱號(hào)，從2005年年底開

26、始批量生產(chǎn)，將逐步取代VirtexII，VirtexII-Pro,是未來幾年Xilinx在高端FPGA市場(chǎng)中的最重要的產(chǎn)品，XC2S50 Xilinx 器件開發(fā)軟件 ISE：Xilinx公司集成開發(fā)的工具 Foundation: Xilinx公司早期的開發(fā)工具，逐步被ISE取代 ISE Webpack： Webpack是xilinx提供的免費(fèi)開發(fā)軟件，功能比ISE少一些，可以從xilinx網(wǎng)站下載 嵌入式開發(fā)套件（EDK）： 用于開發(fā)集成PowerPC硬核和MicroBlaze軟核CPU的工具 System Generator for DSP ：配合Mathlab，在FPGA中完成數(shù)字信號(hào)處理

27、的工具 Xilinx IP 核 ： Xilinx公司擁有非常完整的IP庫(kù) Xilinx 器件的下載 三種下載電纜： Xchecker Hardware （Serial）Cable； Parallel Cable； Multilinx Cable。Xchecker Hardware （Serial）Cable串行電纜 4種配置模式 串行主模式（Master-serial）； 并行從模式（Slave Parallel）； 邊界掃描模式（Boundary Scan）； 并行從模式（Slave-serial）。串行主模式配置原理圖 硬件描述語(yǔ)言 硬件描述語(yǔ)言(HDL即 Hardware Description Language)，就是可以描述硬件電路的功能、信號(hào)連接關(guān)系及時(shí)序關(guān)系的語(yǔ)言。 硬件描述語(yǔ)言分類 ABEL AHDL Verilog DHL System verilog 硬件C語(yǔ)言 VHDLAHDL的例子（七段LED譯碼器）VerilogHDL（12位寄存器 ）VHDL（12位寄存器 ）VHDL背景 美國(guó)國(guó)防部在80年代初提出了VHSIC（Very High Speed Integrated Circuit）計(jì)劃，其目標(biāo)之一是為下一代集成電路的生產(chǎn)，實(shí)現(xiàn)階段性的工藝極限以及完成10萬(wàn)門級(jí)以上的設(shè)計(jì)，建立一項(xiàng)新的描述方法。1981年提出了一種新的HDL，稱之為VHSIC