1、EDA實(shí)驗(yàn)指導(dǎo)書(shū)EDA技術(shù)基礎(chǔ)實(shí)驗(yàn)指導(dǎo)書(shū)海南大學(xué)信息學(xué)院編目 錄實(shí)驗(yàn)一 MAX-plusII及開(kāi)發(fā)系統(tǒng)使用 1實(shí)驗(yàn)二 含計(jì)數(shù)使能、異步復(fù)位和計(jì)數(shù)值并行預(yù)置功能4位加法計(jì)數(shù)器 7實(shí)驗(yàn)四 60進(jìn)制計(jì)數(shù)器的設(shè)計(jì) 9實(shí)驗(yàn)五 序列檢測(cè)器的設(shè)計(jì) 10實(shí)驗(yàn)六數(shù)字頻率計(jì)的設(shè)計(jì) 12課外綜合設(shè)計(jì)實(shí)驗(yàn)數(shù)字密碼鎖 17交通燈控制器 18實(shí)驗(yàn)一 MAX plusII及開(kāi)發(fā)系統(tǒng)使用一、實(shí)驗(yàn)?zāi)康?、 熟悉利用MAX-plus的原理圖輸入方法設(shè)計(jì)簡(jiǎn)單的組合電路2、 掌握層次化設(shè)計(jì)的方法3、 熟悉DXT-B型EDA試驗(yàn)開(kāi)發(fā)系統(tǒng)的使用二、主要實(shí)驗(yàn)設(shè)備PC 機(jī)一臺(tái)（中檔以上配置），DXT-B3 EDA實(shí)驗(yàn)系統(tǒng)一臺(tái)。三、實(shí)驗(yàn)原理數(shù)

2、字系統(tǒng)設(shè)計(jì)系列實(shí)驗(yàn)是建立在數(shù)字電路基礎(chǔ)上的一個(gè)更高層次的設(shè)計(jì)性實(shí)驗(yàn)。它是借助可編程邏輯器件（PLD），采用在系統(tǒng)可編程技術(shù)（ISP），利用電子設(shè)計(jì)自動(dòng)化軟件（EDA），在計(jì)算機(jī)（PC）平臺(tái)上進(jìn)行的。因?yàn)楸緦?shí)驗(yàn)是在計(jì)算機(jī)平臺(tái)上進(jìn)行，因此實(shí)驗(yàn)方式，實(shí)驗(yàn)手段和實(shí)驗(yàn)儀器與傳統(tǒng)的實(shí)驗(yàn)有很大的區(qū)別，主要體現(xiàn)在以下幾個(gè)方面：1、 實(shí)驗(yàn)器材集中化，所有實(shí)驗(yàn)基本上在一套實(shí)驗(yàn)設(shè)備上進(jìn)行。傳統(tǒng)的實(shí)驗(yàn)每作完一個(gè)實(shí)驗(yàn)，實(shí)驗(yàn)器材基本上都要變動(dòng)（個(gè)別除外）。而做本實(shí)驗(yàn)時(shí)，只要在計(jì)算機(jī)上把不同的程序輸進(jìn)去，其它步驟所有實(shí)驗(yàn)都一致；2、 實(shí)驗(yàn)耗材極?。ɑ旧蠜](méi)有耗材）；3、 在計(jì)算機(jī)上進(jìn)行，自動(dòng)化程度高，人機(jī)交互性好，修改、驗(yàn)

3、證實(shí)驗(yàn)簡(jiǎn)單；4、 下載后，實(shí)驗(yàn)結(jié)果清晰；5、 實(shí)驗(yàn)儀器損耗少，維護(hù)簡(jiǎn)單；下面，我們就本套實(shí)驗(yàn)設(shè)備做一個(gè)簡(jiǎn)單的介紹。(一)Max+plus10.0的使用。1、Max+PlusII軟件的安裝步驟：第一步：系統(tǒng)要求奔3CPU以上，128M內(nèi)存以上，4G 以上硬盤(pán)，98 操作系統(tǒng)（98或Me操作系統(tǒng)才可以下載，其他操作系統(tǒng)下載必須安裝驅(qū)動(dòng)，否則只能仿真，如果大家只進(jìn)行仿真的話，對(duì)系統(tǒng)沒(méi)要求）第二步：安裝點(diǎn)擊安裝可執(zhí)行文件進(jìn)行安裝，安裝完畢后會(huì)彈出一對(duì)話框，點(diǎn)擊是或否都可以。第三步：將安裝文件夾中的License 文件夾打開(kāi)，里面有一個(gè)License.bat 注冊(cè)文件，將此文件復(fù)制到你的安裝目錄下（你的

4、安裝目錄可放在任一個(gè)驅(qū)動(dòng)器下，然后建立一個(gè)Max10的文件夾，將系統(tǒng)安裝在此文件夾中，安裝后此文件夾中會(huì)有三個(gè)文件夾）的任一個(gè)文件夾中，要清楚位置。第四步：注冊(cè)啟動(dòng)Max+PlusII 軟件，可以從開(kāi)始->程序->Altera->Max+PlusII 打開(kāi)，也可以建立一個(gè)快捷方式在桌面上。啟動(dòng)軟件后，會(huì)有彈出一個(gè)對(duì)話框，點(diǎn)擊是或否都可以，然后進(jìn)入系統(tǒng)。點(diǎn)擊菜單中的Options，然后選中License菜單項(xiàng)，打開(kāi)彈出一個(gè)注冊(cè)對(duì)話框，在注冊(cè)文件路徑中打開(kāi)你第三步中復(fù)制位置的License 文件，然后點(diǎn)擊OK，注冊(cè)完畢。2、 max+plus軟件基本設(shè)計(jì)流程注意：實(shí)驗(yàn)時(shí)必須嚴(yán)格按

5、照上述流程進(jìn)行，如實(shí)驗(yàn)中遇到問(wèn)題，舉手向老師提出，嚴(yán)禁隨意亂做?。ǘ?位全加器設(shè)計(jì)一個(gè)4位全加器可以由4個(gè)1位全加器構(gòu)成，如圖1.1所示，1位的全加器串行聯(lián)接可以實(shí)現(xiàn)4位的二進(jìn)制全加器。圖1.1 4位全加器電路原理圖1位全加器可以由兩個(gè)半加器和一個(gè)或門(mén)構(gòu)成，如圖1.2所示。圖1.2 全加器電路原理圖1位半加器可以由與、或、非等基本門(mén)構(gòu)成，如圖1.3所示。圖1.3 半加器電路原理圖根據(jù)實(shí)驗(yàn)原理中，采用層次法設(shè)計(jì)一個(gè)4位全加器。四、實(shí)驗(yàn)步驟1、如圖1.3所示，利用MAX-plus中的圖形編輯器設(shè)計(jì)一半加器，進(jìn)行編譯、仿真，并將其設(shè)置成為一元件（可根據(jù)需要對(duì)元件符號(hào)進(jìn)行調(diào)整）。注意：編譯之前必須將

6、文件設(shè)為當(dāng)前文件。2、建立一個(gè)更高得原理圖設(shè)計(jì)層次，如圖1.2所示，利用前面生成的半加器元件設(shè)計(jì)一全加器，進(jìn)行編譯、仿真，并將其設(shè)置成為一元件（可根據(jù)需要對(duì)元件符號(hào)進(jìn)行調(diào)整）。3、再建立一個(gè)更高得原理圖設(shè)計(jì)層次，如圖1.1所示，利用前面生成的半加器元件設(shè)計(jì)一全加器，進(jìn)行編譯、仿真。4、選擇器件“Assign”|“Device”|“MAX7000S”|“EPM7128SLC84-6”，并根據(jù)下載板上的標(biāo)識(shí)對(duì)管腳進(jìn)行配置。然后下載，進(jìn)行硬件測(cè)試，檢驗(yàn)結(jié)果是否正確。五、實(shí)驗(yàn)報(bào)告要求：詳細(xì)描述4位全加器的設(shè)計(jì)過(guò)程，給出各層的電路原理圖、元件圖（原理圖）以及對(duì)應(yīng)的仿真波形；給出加法器的延時(shí)情況；最后給出

7、硬件測(cè)試的流程和結(jié)果。思考題：為了提高加法器的速度，如何改進(jìn)以上設(shè)計(jì)的進(jìn)位方式？附錄：實(shí)驗(yàn)箱部分說(shuō)明1、按鍵K1K16及指示燈主板左下方有16個(gè)按鍵K1K16，分兩排排放,上面配有16個(gè)二極管,此二極管即可作按鍵輸入指示,也可做輸出用。按鍵、發(fā)光二極管與下載板上CPLD/FPGA的一個(gè)I/O口通過(guò)控制芯片8間接對(duì)應(yīng)相連，上、下按鍵各為一組，既可作電平輸入也可作脈沖輸入（均已經(jīng)過(guò)消抖），通過(guò)主板右上角跳線來(lái)改變。下載板上只標(biāo)出了對(duì)應(yīng)開(kāi)關(guān)的信號(hào)名Ki。當(dāng)與I/O口相對(duì)應(yīng)的開(kāi)關(guān)Ki作為電平/脈沖輸入使用時(shí)，將跳線帽電平/脈沖A(電平/脈沖B)插上/拔下即可（其中上排A、下排B按鍵各為一組）。表示按鍵

8、向該I/O口輸入一個(gè)邏輯量脈沖信號(hào)或高/低電平。當(dāng)把K1K16對(duì)應(yīng)的I/O口定義為輸出使用時(shí)，應(yīng)把電平/脈沖A(電平/脈沖B) 處跳線帽拔下，指示/按鍵處跳線帽插上，這時(shí)按鍵上方對(duì)應(yīng)的發(fā)光二極管可作為輸出使用。2、發(fā)光二極管L1L12在主板的上方有12個(gè)發(fā)光二極管L1L12（其中L1和L12為三色），它們分別與下載板上的標(biāo)識(shí)符的I/O口相連。注：L1R輸出表示紅燈；L1G輸出表示綠燈；L1R、L1G同時(shí)輸出表示黃燈。其中L12與L1輸出情況相同。紅、黃、綠燈可以用于做交通燈實(shí)驗(yàn)。3、靜態(tài)顯示數(shù)碼管M1M4主板的上側(cè)配有8位數(shù)碼管M1M8，當(dāng)跳線帽靜態(tài)/動(dòng)態(tài)插上，表示靜態(tài)顯示（四位）；拔下為動(dòng)態(tài)

9、輸出顯示（八位）。每只數(shù)碼管通過(guò)控制芯片的I/O口與下載板四個(gè)I/O口相連。下載板四個(gè)IO口輸出BCD碼，通過(guò)譯碼驅(qū)動(dòng)數(shù)碼管。下載板與主板連接信號(hào)名M1D為PLD輸出BCD碼高位，M1A為BCD碼低位。其他信號(hào)類推。實(shí)驗(yàn)二 含計(jì)數(shù)使能、異步復(fù)位和計(jì)數(shù)值并行預(yù)置功能4位加法計(jì)數(shù)器一、 實(shí)驗(yàn)?zāi)康模簩W(xué)習(xí)時(shí)序電路的設(shè)計(jì)、仿真和硬件測(cè)試，進(jìn)一步熟悉VHDL設(shè)計(jì)技術(shù)。 圖1 含計(jì)數(shù)使能、異步復(fù)位和計(jì)數(shù)值并行預(yù)置功能4位加法計(jì)數(shù)器 2、實(shí)驗(yàn)原理：實(shí)驗(yàn)圖1是一含計(jì)數(shù)使能、異步復(fù)位4位加法計(jì)數(shù)器，例1是其VHDL描述。由實(shí)驗(yàn)圖1所示，圖中間是4位鎖存器；rst是異步清信號(hào)，高電平有效；clk是鎖存信號(hào)；D3.0

10、是4位數(shù)據(jù)輸入端。當(dāng)ENA為'1'時(shí)，多路選擇器將加1器的輸出值加載于鎖存器的數(shù)據(jù)端；當(dāng)ENA為'0'時(shí)將"0000"加載于鎖存器。3、實(shí)驗(yàn)內(nèi)容1：在MAX+plusII上參照例1進(jìn)行設(shè)計(jì)、編輯、編譯、綜合、適配、仿真。說(shuō)明例中各語(yǔ)句的作用，詳細(xì)描述示例的功能特點(diǎn)，給出其所有信號(hào)的時(shí)序仿真波形?！纠?】LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CNT4B IS PORT (CLK : IN STD_LOGIC; RST : I

11、N STD_LOGIC; ENA : IN STD_LOGIC; OUTY : OUT STD_LOGIC_VECTOR(3 DOWNTO 0); COUT : OUT STD_LOGIC ); END CNT4B;ARCHITECTURE behav OF CNT4B IS SIGNAL CQI : STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINP_REG: PROCESS(CLK, RST, ENA) BEGIN IF RST = '1' THEN CQI <= "0000" ELSIF CLK'EVENT AND C

12、LK = '1' THEN IF ENA = '1' THEN CQI <= CQI + 1; END IF; END IF; OUTY <= CQI ; END PROCESS P_REG ; -進(jìn)位輸出 COUT<=CQI(0) AND CQI(1) AND CQI(2) AND CQI(3);END behav; 4、實(shí)驗(yàn)內(nèi)容2：將實(shí)驗(yàn)內(nèi)容1中的計(jì)數(shù)器改為十進(jìn)制加法計(jì)數(shù)器, 進(jìn)行設(shè)計(jì)、編輯、編譯、綜合、適配、仿真;并進(jìn)行引腳鎖定以及硬件下載測(cè)試。 引腳鎖定后進(jìn)行編譯、下載和硬件測(cè)試實(shí)驗(yàn)。將實(shí)驗(yàn)過(guò)程和實(shí)驗(yàn)結(jié)果寫(xiě)進(jìn)實(shí)驗(yàn)報(bào)告。 6、思考題1：在

13、例1中是否可以不定義信號(hào) CQI，而直接用輸出端口信號(hào)完成加法運(yùn)算，即 : OUTY <= OUTY + 1 ？ 7、思考題2：修改例1，用進(jìn)程語(yǔ)句和IF語(yǔ)句實(shí)現(xiàn)進(jìn)位信號(hào)的檢出。8、將例1中的語(yǔ)句“COUT<=CQI(0) AND CQI(1) AND CQI(2) AND CQI(3)”邏輯用進(jìn)程和IF語(yǔ)句來(lái)表達(dá)。 9、實(shí)驗(yàn)報(bào)告：實(shí)驗(yàn)項(xiàng)目原理、設(shè)計(jì)過(guò)程、編譯仿真波形和分析結(jié)果，附加內(nèi)容實(shí)驗(yàn)情況，以及它們的硬件測(cè)試實(shí)驗(yàn)結(jié)果寫(xiě)進(jìn)實(shí)驗(yàn)報(bào)告。實(shí)驗(yàn)三 六十進(jìn)制計(jì)數(shù)器設(shè)計(jì)一、 實(shí)驗(yàn)?zāi)康?.熟悉利用MAX-plus的文本輸入方法(VHDL)設(shè)計(jì)簡(jiǎn)單的時(shí)序電路2.掌握流程控制語(yǔ)句(IF語(yǔ)句)的使

14、用二、 實(shí)驗(yàn)原理 原理1 原理2三、 實(shí)驗(yàn)內(nèi)容 按以上流程圖實(shí)現(xiàn)一個(gè)模為60的十進(jìn)制加法計(jì)數(shù)器.四、 實(shí)驗(yàn)步驟1.按流程圖編寫(xiě)VHDL程序.2.編譯程序,修改語(yǔ)法錯(cuò)誤.3.建立仿真波形,設(shè)定合適的仿真時(shí)間、波形；觀察仿真波形，驗(yàn)證設(shè)計(jì)是否滿足要求。3.選擇器件“Assign”|“Device”|“MAX7000S”|“EPM7128SLC84-6”，并根據(jù)下載板上的標(biāo)識(shí)對(duì)管腳進(jìn)行配置。然后下載，進(jìn)行硬件測(cè)試，檢驗(yàn)結(jié)果是否正確。五、實(shí)驗(yàn)報(bào)告要求：詳細(xì)描述計(jì)數(shù)器的設(shè)計(jì)過(guò)程，給出設(shè)計(jì)程序、元件圖（原理圖）以及對(duì)應(yīng)的仿真波形；最后給出硬件測(cè)試的流程和結(jié)果。實(shí)驗(yàn)四 秒表的設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康模?、 熟練利用

15、VHDL語(yǔ)言進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)；2、 掌握數(shù)字系統(tǒng)的設(shè)計(jì)方法自頂向下的設(shè)計(jì)思想；3、 掌握計(jì)數(shù)器的設(shè)計(jì)與使用；4、 根據(jù)秒表的功能要求設(shè)計(jì)一個(gè)秒表；二、實(shí)驗(yàn)設(shè)備：PC機(jī)一臺(tái)、EDA教學(xué)實(shí)驗(yàn)系統(tǒng)一臺(tái)、下載電纜一根（已接好）、導(dǎo)線若干三、實(shí)驗(yàn)要求：1、 有秒、分計(jì)數(shù)，數(shù)碼掃描顯示輸出；2、 有清零端和計(jì)數(shù)使能端；3、 在功能允許的情況下，可自由發(fā)揮；四、實(shí)驗(yàn)原理：1、 功能描述：秒表是一種計(jì)時(shí)的工具，有著很廣泛的用途。本實(shí)驗(yàn)中的秒表要求有兩個(gè)功能按鈕：一個(gè)是計(jì)數(shù)和停止計(jì)數(shù)按鈕，當(dāng)?shù)谝淮伟聪麓税粹o時(shí)，秒表開(kāi)始計(jì)數(shù)，再一次按下時(shí)，秒表停止計(jì)數(shù)，并顯示所計(jì)的數(shù)字；另一個(gè)是清零按鈕，當(dāng)按下此按鈕時(shí)，秒表清零

16、。在數(shù)碼管上采用掃描顯示輸出。2、 基本原理：本實(shí)驗(yàn)中用到的主要元件有計(jì)數(shù)器、控制邏輯、數(shù)據(jù)選擇器和譯碼器等。秒、分都是60 進(jìn)制計(jì)數(shù)，所以必須采用兩個(gè)60 進(jìn)制的計(jì)數(shù)器（或6 進(jìn)制計(jì)數(shù)器與10 進(jìn)制計(jì)數(shù)器的組合）；控制邏輯主要是用來(lái)實(shí)現(xiàn)計(jì)數(shù)和清零。基本方框圖如下：注意：計(jì)數(shù)器必須有進(jìn)位輸出、計(jì)數(shù)使能端和清零端。3、 自頂向下的設(shè)計(jì)方法：自頂向下的設(shè)計(jì)方法是數(shù)字系統(tǒng)設(shè)計(jì)中最常用的設(shè)計(jì)方法，也是基于芯片的系統(tǒng)設(shè)計(jì)的主要方法。它的基本原理框圖如下：自頂向下的設(shè)計(jì)方法利用功能分割手段將設(shè)計(jì)由上到下進(jìn)行層次化和模塊化，即分層次、分模塊進(jìn)行設(shè)計(jì)和仿真。功能分割時(shí)，將系統(tǒng)功能分解為功能塊，功能塊再分解為邏

17、輯塊，邏輯塊再分解為更少的邏輯塊和電路。如此分割，逐步的將系統(tǒng)細(xì)化，將功能逐步具體化，模塊化。高層次設(shè)計(jì)進(jìn)行功能和接口描述，說(shuō)明模塊的功能和接口，模塊功能的更詳細(xì)描述在下一設(shè)計(jì)層次說(shuō)明，最底層的設(shè)計(jì)才涉及具體寄存器和邏輯門(mén)電路等實(shí)現(xiàn)方式的描述。（注意：這里所說(shuō)的模塊可能是芯片或電路板。）五、實(shí)驗(yàn)步驟：1、 采用自頂向下的設(shè)計(jì)方法，首先將系統(tǒng)分塊；2、 設(shè)計(jì)元件，即邏輯塊；3、 一級(jí)一級(jí)向上進(jìn)行元件例化（本實(shí)驗(yàn)只需例化一次即可），設(shè)計(jì)頂層文件。六、實(shí)驗(yàn)報(bào)告1、寫(xiě)出實(shí)驗(yàn)源程序，畫(huà)出仿真波形；2、總結(jié)實(shí)驗(yàn)步驟和實(shí)驗(yàn)結(jié)果；3、心得體會(huì)本次實(shí)驗(yàn)中你的感受；你從實(shí)驗(yàn)中獲得了哪些收益；本次實(shí)驗(yàn)?zāi)愕某晒χ帲?/p>

18、本次實(shí)驗(yàn)中還有待改進(jìn)的地方；下次實(shí)驗(yàn)應(yīng)該從哪些地方進(jìn)行改進(jìn)；怎樣提高自的實(shí)驗(yàn)效率和實(shí)驗(yàn)水平等等。4、完成實(shí)驗(yàn)思考題。七、問(wèn)題與思考設(shè)計(jì)一個(gè)590的遞減計(jì)數(shù)器。實(shí)驗(yàn)伍 序列檢測(cè)器的設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康模?、掌握序列檢測(cè)器的工作原理；2、學(xué)會(huì)用狀態(tài)機(jī)進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)；二、實(shí)驗(yàn)器材：PC機(jī)一臺(tái)、EDA教學(xué)實(shí)驗(yàn)系統(tǒng)一臺(tái)、下載電纜一根（已接好）、導(dǎo)線若干三、實(shí)驗(yàn)原理與內(nèi)容：1、 序列檢測(cè)器的基本工作過(guò)程：序列檢測(cè)器用于檢測(cè)一組或多組由二進(jìn)制碼組成的脈沖序列信號(hào)，在數(shù)字通信中有著廣泛的應(yīng)用。當(dāng)序列檢測(cè)器連續(xù)收到一組串行二進(jìn)制碼后，如果這組碼與檢測(cè)器中預(yù)先設(shè)置的碼相同，則輸出1，否則輸出0。由于這種檢測(cè)的關(guān)鍵在

19、于正確碼的收到必須是連續(xù)的，這就要求檢測(cè)器必須記住前一次的正確碼及正確序列，直到在連續(xù)的檢測(cè)中所收到的每一位碼都與預(yù)置的對(duì)應(yīng)碼相同。在檢測(cè)過(guò)程中，任何一位不相等都將回到初始狀態(tài)重新開(kāi)始檢測(cè)。方框圖如下：2、 狀態(tài)機(jī)的基本設(shè)計(jì)思想：在狀態(tài)連續(xù)變化的數(shù)字系統(tǒng)設(shè)計(jì)中，采用狀態(tài)機(jī)的設(shè)計(jì)思想有利于提高設(shè)計(jì)效率，增加程序的可讀性，減少錯(cuò)誤的發(fā)生幾率。同時(shí)，狀態(tài)機(jī)的設(shè)計(jì)方法也是數(shù)字系統(tǒng)中一種最常用的設(shè)計(jì)方法。一般來(lái)說(shuō)，標(biāo)準(zhǔn)狀態(tài)機(jī)可以分為摩爾（Moore）機(jī)和米立（Mealy）機(jī)兩種。在摩爾機(jī)中，其輸出僅僅是當(dāng)前狀態(tài)值的函數(shù)，并且僅在時(shí)鐘上升沿到來(lái)時(shí)才發(fā)生變化。米立機(jī)的輸出則是當(dāng)前狀態(tài)值、當(dāng)前輸出值和當(dāng)前輸入

20、值的函數(shù)。本實(shí)驗(yàn)要從一串二進(jìn)制碼中檢測(cè)出一個(gè)已預(yù)置的8 位二進(jìn)制碼10001110，每增加一位二進(jìn)制碼相當(dāng)于增加一個(gè)狀態(tài)，再加上一個(gè)初始態(tài)，用9個(gè)狀態(tài)可以實(shí)現(xiàn)。其過(guò)程如下：注意：此圖作為參考，檢測(cè)不同的二進(jìn)制碼其過(guò)程不同！3、 實(shí)驗(yàn)內(nèi)容：寫(xiě)出狀態(tài)機(jī)的源程序，編譯后進(jìn)行仿真，看結(jié)果是否正確。四、實(shí)驗(yàn)步驟：1、 充分理解狀態(tài)機(jī)的工作原理，畫(huà)出狀態(tài)轉(zhuǎn)換圖；2、 寫(xiě)出源程序，按順序進(jìn)行處理；3、 檢查結(jié)果是否正確。五、實(shí)驗(yàn)報(bào)告：1、寫(xiě)出實(shí)驗(yàn)源程序，畫(huà)出仿真波形；2、總結(jié)實(shí)驗(yàn)步驟和實(shí)驗(yàn)結(jié)果；3、心得體會(huì)本次實(shí)驗(yàn)中你的感受；你從實(shí)驗(yàn)中獲得了哪些收益；本次實(shí)驗(yàn)?zāi)愕某晒χ?；本次?shí)驗(yàn)中還有待改進(jìn)的地方；下次實(shí)

21、驗(yàn)應(yīng)該從哪些地方進(jìn)行改進(jìn)；怎樣提高自的實(shí)驗(yàn)效率和實(shí)驗(yàn)水平等等。4、完成實(shí)驗(yàn)思考題。七、問(wèn)題與思考：如果改變待檢測(cè)的二進(jìn)制碼，狀態(tài)轉(zhuǎn)換圖應(yīng)如何變化。實(shí)驗(yàn)六 數(shù)字頻率計(jì)的設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康模?、學(xué)會(huì)數(shù)字頻率計(jì)的設(shè)計(jì)方法；2、設(shè)計(jì)一個(gè)計(jì)數(shù)范圍在01MHz的數(shù)字頻率計(jì)；3、進(jìn)一步掌握自頂向下的數(shù)字系統(tǒng)設(shè)計(jì)方法，并體會(huì)其優(yōu)越性；二、實(shí)驗(yàn)器材：PC機(jī)一臺(tái)、EDA教學(xué)實(shí)驗(yàn)系統(tǒng)一臺(tái)、下載電纜一根（已接好）、導(dǎo)線若干三、實(shí)驗(yàn)原理與內(nèi)容：1、 測(cè)頻原理若某一信號(hào)在T秒時(shí)間里重復(fù)變化了N 次，則根據(jù)頻率的定義可知該信號(hào)的頻率fs 為： fs=N/T 通常測(cè)量時(shí)間T取1秒或它的十進(jìn)制時(shí)間。頻率計(jì)方框圖如下：（1）、時(shí)基

22、T 產(chǎn)生電路：提供準(zhǔn)確的計(jì)數(shù)時(shí)間T。晶振產(chǎn)生一個(gè)振蕩頻率穩(wěn)定的脈沖，通過(guò)分頻整形、門(mén)控雙穩(wěn)后，產(chǎn)生所需寬度的基準(zhǔn)時(shí)間T的脈沖，又稱閘門(mén)時(shí)間脈沖。注意：分頻器一般采用計(jì)數(shù)器完成，計(jì)數(shù)器的模即為分頻比。（2）、計(jì)數(shù)脈沖形成電路：將被測(cè)信號(hào)變換為可計(jì)數(shù)的窄脈沖，其輸出受閘門(mén)脈沖的控制。（3）、計(jì)數(shù)顯示電路：對(duì)被測(cè)信號(hào)進(jìn)行計(jì)數(shù)，顯示被測(cè)信號(hào)的頻率。計(jì)數(shù)器一般采用多位10 進(jìn)制計(jì)數(shù)器；控制邏輯電路控制計(jì)數(shù)的工作程序：準(zhǔn)備計(jì)數(shù)顯示復(fù)位準(zhǔn)備下一次測(cè)量。2、 具體實(shí)現(xiàn)：（1）、測(cè)頻控制邏輯電路（以1 秒為例）A） 產(chǎn)生一個(gè)1秒脈寬的周期信號(hào)；B） 對(duì)計(jì)數(shù)器的每一位計(jì)數(shù)使能進(jìn)行控制；C） 完成下一次測(cè)量前的計(jì)數(shù)器復(fù)位；一種可能的時(shí)序關(guān)系：a) 10 進(jìn)制計(jì)數(shù)器要求具有計(jì)數(shù)使能端CNTEN、復(fù)位端CLR、進(jìn)位輸出端CO。3、 元件例化圖（方框圖）：