1、摘 要 為了研究數字信號處理，提出了一個基于DSP TMS320VC5502的語音信號采集系統的設計。給出了該系統的總體設計方案，具體硬件電路,包括系統電源設計、復位電路設計、時鐘電路設計、存儲器設計、A/D接口電路設計、JTAG接口設計、DSP與A/D芯片的連接等，以及軟件流程圖。通過MATLAB得到語音信號的波形和頻譜圖。實驗表明: 所設計的基于DSP的硬件和軟件系統是一個很好的語音信號采集系統,該系統結構清晰，電路簡潔，易于實現。關鍵詞：語音信號；數據采集；DSP；TLC320AD50目錄基于DSP語音信號采集系統的設計1.引言20世紀50年代以來，隨著數字信號處理各項技術的發展，語音信

2、號處理技術得到不斷提高, 語音合成、語音識別、語音記錄與語音控制等技術已開始逐步成熟并得到應用。在語音信號處理過程中, 要實現語音信號處理技術的精確性、實時性目的，語音信號采集和無誤差存儲成為語音信號處理中的前提。TMS320VC5502是德州儀器公司公司在2002年基于TMS320VC5502推出的定點數字信號處理器，它采用修正的哈佛結構，包括1個程序存儲總線、3個數據存儲總線和4個地址總線，這種結構允許同時執行程序指令和對數據操作， 運行速度快，單周期定點指令執行時間為5ns，遠高于語音信號采集和處理的要求。在語音信號采集中, 模擬信號向數字信號轉換（ADC)的精度和實時性對后續信號處理過

3、程起到了重要作用。設計中采用TLC320AD50完成語音信號的A/D轉換。TLC320AD50是TI公司提供的一款16 bit同步串口A/D和D/A轉換芯片，ADC之后有1個抽取濾波器以提高輸入信號的信噪比, 其采樣頻率最高可達22.5 Kb/s，滿足語音信號處理中關于采樣頻率的要求。2.總體設計基于TMS320VC5502的語音信號采集系統的結構如圖21所示，該系統的中央處理單元采用美國TI(德州儀器)公司的高性能定點數字信號處理芯片TMS320VC5502，TMS320VC5502是TI公司推出的定點數字信號處理器，它采用修正的哈佛結構，包括12組獨立總線，即1組程序讀總線，1組程序地址總

4、線，3組數據讀總線，2組數據寫總線，5組數據地址總線。這種結構允許同時執行程序指令和對數據操作， 運行速度快，單周期定點指令執行時間為10ns。在語音信號采集中, 模擬信號向數字信號轉換（ADC)的精度和實時性對后續信號處理過程起到了重要作用。設計中采用TLC320AD50完成語音信號的A/D轉換。TLC320AD50是TI公司提供的一款32 bit同步串口A/D和D/A轉換芯片，ADC之后有1個抽取濾波器以提高輸入信號的信噪比, 其采樣頻率最高可達22.5 Kb/s，滿足語音信號處理關于采樣頻率的要求。圖2-1系統結構框圖(1) DSP核心模塊的設計TMS320VC5502是整個數據采集系統

5、中，核心處理部分。把緩存器的數據轉存到海量存儲器中，并對CPLD邏輯的工作方式，工作時鐘進行控制，同時還完成與上位機的通信。TMS320VC5502有2個MAC單元，4個40位累加器，能夠在單周期內作2個17*17的乘法運算。在這里，選用TMS320VC5502的數據空間用做SRAM的擴展，選用TMS320VC5502的I/O空間用做FLASH擴展。DSP核心模塊充當整個系統的CPU的功能，除了承擔對AD轉換器送來的信號做相應的處理之外，還驅動RS-232串行通信鏈路將相應的數據及時的傳到上位機上以備做之后的相關處理或計算，這就要求DSP芯片的處理能力相當的強大和速度必須與ADC相匹配，這一點

6、TMS320VC5502完全有能力做到。(2) A/D轉換模塊A/D轉換模塊是整個系統的主要部分，它接收來自外部的信號或模擬數據，然后經過處理轉換成數字信號傳遞給CPU做后續的處理。設計中采用TLC320AD50完成語音信號的A/D轉換。TLC320AD50是TI公司提供的一款16 bit同步串口A/D和D/A轉換芯片，ADC之后有1個抽取濾波器以提高輸入信號的信噪比, 其采樣頻率最高可達22.5 Kb/s，滿足語音信號處理中關于采樣頻率的要求。TLC320AD50(以下簡稱AD50 )是TI生產的多媒體音頻編解碼器芯片,它集成了16位A/D和D/A 轉換器,采樣速率最高可達22.05KHz,

7、其采樣速率可通過DSP編程來設置。在AD50內部ADC之后有抽樣濾波器,以提高輸入信號的信噪比,在DAC之前有插值濾波器,以保證輸出信號平滑。AD50內部有7個數據和控制寄存器,用于編程設置它們的工作狀態。由于語音信號的頻率范圍在200Hz23400Hz之間,采樣率一般設定為8kHz,所以用AD50做AD轉換器非常合適。AD50的工作方式和采樣頻率均通過串口編程來實現。由于轉換的數據和控制數據是通過同一串行口進行傳輸的,所以AD50中有首次通信和二次通信。首次通信專用于轉換數據的傳送,其時序如圖2所示。二次通信則用來設置和讀出寄存器的值,所有的寄存器都在二次通信時編程。啟動二次通信有兩種方法,

8、一種是在FC上加高電平,第二種是將15位方式在首次通信的D IN的LSB位置為1。AD50完成語音信號采集后,在DSP中進行相應的處理算法,語音信號經處理再從AD50輸出。圖2-2 TMS320VC5502芯片3硬件設計由系統結構框圖可知，系統主要包括實現模/數轉換的A/D模塊、掉電時存放程序的Flash模塊、為DSP提供電源的外部電源模塊、時鐘模塊，復位電路模塊、實現程序下載的JTAG接口模塊以及外接擴展存儲器等幾個部分.系統結構框圖如圖2-1所示。(1) DSP芯片作為DSP家庭高性價比代表的16位定點DSP芯片，C5402適用于語音通信等實時嵌入應用場合。與其它C54X芯片一樣,C540

9、2具有高度靈活的可操作性和高速的處理能力。其性能特點如下：操作速率可達100MIPS;具有先進的多總線結構，三條16位數據存儲器總線和一條程序存儲器總線；40位算術邏輯單元（ALU），包括一個40位桶形移位器和兩個40位累加器；一個17×17乘法器和一個40位專用加法器，允許16位帶/不帶符號的乘法；整合維特比加速器，用于提高維特比編譯碼的速度;單周期正規化及指數譯碼；8個輔助寄存器及一個軟件棧，允許使用業界最先進的定點DSP C語言編譯器；數據/程序尋址空間為1M×16bit，內置4K×16bit ROM和16K×16bit RAM；內置可編程等待狀態

10、發生器、鎖相環（PLL）時鐘產生器、兩個多通道緩沖串口、一個與外部處理器通信的8位并行HPI口、兩個16位定時器以及6通道DMA控制器且低功耗。與C54X系列的其它芯片相比，C5402具有高性能、低功耗和低價格等特點。它采用6級流水線,且當RPT（重復指令）時，一些多周期的指令就變成了單周期的指令；芯片內部RAM和ROM可根據PMST寄存器中的OVLY和DROM位靈活設置。這些都有利于算法的優化。(2) 電源設計為了降低芯片功耗，C54x系列芯片大部分都采用低電壓設計，并且采用雙電源供電，即內核電源CVDD：采用1.8V，主要為芯片的內部邏輯提供電壓，包括CPU、時鐘電路和所有的外設邏輯；I/

11、O電源DVDD：采用3.3V，主要供I/O接口使用。可直接與外部低壓器件接口，而無需額外的電平變換電路。DSP芯片采用的供電方式，主要取決于應用系統中提供什么樣的電源。在實際中，大部分數字系統所使用的電源可工作于5V或3.3V，本設計采用TI公司提供的雙電源芯片： TPS73HD318電源的最大輸出電流為750mA，并且提供兩個寬度為200ms的低電平復位脈沖。電路圖如圖3-1所示。 圖3-1由TPS7301 芯片組成的電源電路(3) 復位電路設計TMS320VC5502的復位輸入引腳RS為處理器提供了一種硬件初始化的方法,它是一種不可屏蔽的外中斷,可在任何時候對TMS320VC5502進行復

12、位。當系統上電后，RS引腳應至少保持5個時鐘周期穩定的低電平，以確保數據、地址和控制線的正確配置。復位后(RS回到高電平)，CPU從程序存儲器的FF80H單元取指，并開始執行程序。本設計采用手動復位電路（如圖3-2）。 圖3-2 手動復位電路(4) 時鐘電路設計時鐘電路用來為C54x芯片提供時鐘信號，由一個內部振蕩器和一個鎖相環PLL組成，可通過芯片內部的晶體振蕩器或外部的時鐘電路驅動。利用DSP芯片內部提供的晶振電路，在DSP芯片的X1、X2之間連接晶體振蕩器。使用芯片內部的振蕩器在芯片的X1和X2/CLKIN引腳之間接入一個晶體,用于啟動內部振蕩器。時鐘電路圖如圖3-3。 C1=C2=20

13、pF圖3-3時鐘模塊電路(5) 程序存儲器擴展設計FLASH存儲器用以擴展程序存儲器 AT29LV1024是1M位的FLASH存儲器FLASH存儲器與EPROM相比，具有更高的性能價格比，而且體積小、功耗低、可電擦寫、使用方便，并且3.3V的FLASH可以直接與DSP芯片連接。地址線：A0A15；數據線：I/O0I/O15；控制線：片選信號；編程寫信號；輸出使能信號。擴展連接圖如圖3-4。 圖3-4程序存儲器擴展電路(6)數據存儲器擴展設計要實現語音數據和系統程序的存儲，TMS320VC5502必須有外接擴展存儲器。TMS320VC5502 的速度為100 MI/s，為保證DSP運行速度，需要

14、外部存儲器的速度接近10ns。系統選擇ICSI64LV16作為外部存儲器，其容量64K字×16 bit。其硬件連接圖如圖3-5所示。圖3-5數據存儲器擴展電路(7) JTAG接口設計在系統中，通過JTAG測試口訪問和調試DSP芯片。JTAG是一種國際標準測試協議(IEEE 1149.1兼容)，針對現代超大規模集成電路測試、檢驗困難而提出的基于邊界掃描機制和標準測試存取口的國際標準。標準JTAG測試端口包括4個必選引腳和一個可選的異步JTAG的復位引腳TRST，分別是工作模式選擇引腳TMS，串行數據輸入引腳TDI，串行數據輸出引腳TDO，端口工作時鐘引腳TCK。JTAG接口引腳連接如圖

15、3-6所示。圖3-6 JTAG接口引腳連接圖(8) A/D接口電路設計A/D轉換模塊是整個系統的主要部分，它接收來自外部的信號或模擬數據，然后經過處理轉換成數字信號傳遞給CPU做后續的處理。TLC320AD50是一款SIGMA- DELTA 型單片音頻接口芯片, 通過串行口與DSP 或其它設備通信。它內部集成了16 位的D/A 和A/D 轉換器, 采樣速率最高可達22.05 Kb/s, 其采樣速率可通過DSP 編程來設置。設置AD50時，串行通信數據最低為高電平。在DAC 之前有一個插值濾波器以保證輸出信號平滑, ADC 之后有一個抽取濾波器以提高輸入信號的信噪比。AD50 的發送和接收可以同

16、時進行。參考AD50 的產品手冊文獻, 得出TMS320VC5502與TLC320AD50的連接方法如圖3-7所示圖3-7 TLC320AD50與 TMS320VC5502 串行口的連接4 軟件設計(1) MATLAB 環境中的語音信號采集和處理仿真MATLAB 是美國Math Works 公司推出的一種面向工程和科學計算的交互式計算軟件，在MATLAB 環境中，可以通過多種編程方法驅動聲卡實現對語音信號的采集和播放，它的信號處理與分析工具箱為語音信號分析提供了十分豐富的功能函數，利用這些功能函數可以快捷而又方便地完成語音信號的處理和分析使用MATLAB 語言編程可以將聲音文件變換為離散的數據

17、文件，然后利用其強大的矩陣運算能力處理數據，如數字濾波、傅里葉變換、時域和頻域分析、聲音回放以及各種分析圖的呈現等等下面給出一個MATLAB 程序，讀入一個采樣頻率為 22.050 kHz、16 位單聲道的WAV 文件，然后播放并做語音信號的波形圖、頻譜圖和倒譜圖（見圖4-1），具體程序如下：y,fs,bits=wavread('C:Documents and SettingsAdministrator桌面zz.wav');%讀一個已保存的WAV 語音文件wavplay(y,fs); %播放語音文件t=(0:length(y)-1)/fs; %計算語音播放時間figure(1)

18、;subplot(3,1,1); %確定語音波形的顯示位置plot(t,y); %畫波形圖legend('波形圖');xlabel('時間(s)'); %X 軸的標題ylabel('幅度'); %Y 軸的標題x=fft(y.*hamming(length(y); %加hamming 窗快速傅立葉變換fm=10000*length(x)/fs; %限定頻率范圍f=(0:fm)*fs/length(x); %確定頻率刻度subplot(3,1,2); %確定語音波形的顯示位置plot(f,20*log10(abs(x(1:length(f)+eps); %畫頻譜圖legend('頻譜圖');xlabel('頻率（Hz）');ylabel('頻譜幅度（dB）');c=fft(log(abs(x)+eps); % 倒頻譜計算ms1=fs/1000;ms20=fs/50;q=(ms1:ms20)/fs; %確