專用集成電路設計_第1頁
專用集成電路設計_第2頁
專用集成電路設計_第3頁
專用集成電路設計_第4頁
專用集成電路設計_第5頁
已閱讀5頁,還剩42頁未讀 繼續免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、11/22/2021編輯ppt1 2.1 引言引言 2.2 集成電路制造工藝簡介集成電路制造工藝簡介 2.3 版圖設計技術版圖設計技術 2.4 電參數設計規則電參數設計規則 第二章第二章 集成電路工藝基礎及版圖設計集成電路工藝基礎及版圖設計 11/22/2021編輯ppt22.4.2 MOS電容電容集成電路中,將導電層以絕緣介質隔離就形成集成電路中,將導電層以絕緣介質隔離就形成了電容。了電容。 MOS集成電路中的寄生電容主要包括集成電路中的寄生電容主要包括MOS管的管的寄生電容寄生電容以及以及由金屬、多晶硅和擴散區連線形由金屬、多晶硅和擴散區連線形成的連線電容。成的連線電容。 寄生電容及與其相

2、連的等效電阻的共同作用決寄生電容及與其相連的等效電阻的共同作用決定了定了MOS電路系統的動態響應。電路系統的動態響應。集成電路是由不同層次結構構成的復雜系統,每層內部都會集成電路是由不同層次結構構成的復雜系統,每層內部都會形成電阻,層與層之間都有電容。形成電阻,層與層之間都有電容。11/22/2021編輯ppt3 (1) 柵極電容柵極電容:與該邏輯門輸出端相連各管的:與該邏輯門輸出端相連各管的 輸入電容。輸入電容。 (2) 擴散區電容擴散區電容:與該邏輯門輸出端相連的:與該邏輯門輸出端相連的 漏區電容。漏區電容。 (3) 布線電容布線電容:該邏輯門輸出端連到其它各門:該邏輯門輸出端連到其它各門

3、 的連線形成的電容。的連線形成的電容。 一個一個接有負載的接有負載的MOS邏輯門輸出端的總的邏輯門輸出端的總的負載電容負載電容包括三部分:包括三部分:11/22/2021編輯ppt41. MOS電容特性電容特性 MOS電容的特性與柵極上所加的電壓緊密相關,電容的特性與柵極上所加的電壓緊密相關, 這這是因為半導體的表面狀態隨柵極電壓的變化可處于是因為半導體的表面狀態隨柵極電壓的變化可處于積積累層、累層、 耗盡層、耗盡層、 反型層三反型層三種狀態。種狀態。 1) 積累層積累層 對對P型襯底材料上的型襯底材料上的N型型MOS器件,當器件,當UG0時,時, 柵極上柵極上的負電荷吸引襯底中的空穴趨向的負

4、電荷吸引襯底中的空穴趨向硅的表面,硅的表面, 形成積累層。形成積累層。 這時,這時, MOS器件的結構就像器件的結構就像平行平板電容器,平行平板電容器, 柵極和高濃柵極和高濃度空穴積累層分別是平板電容器度空穴積累層分別是平板電容器的兩個極板。的兩個極板。柵極柵極C0柵氧化層P-Sitoxd柵極柵極C0Cdeptox耗盡層P-Si(a)(b)dP-Sitox反 型 層耗 盡 層柵極柵極C0Cdep反 型耗 盡積 累低 頻高 頻CC00.20UTUG(c)(d)積累層積累層11/22/2021編輯ppt5積累層電容積累層電容 由于積累層本身是和襯底相連的,由于積累層本身是和襯底相連的, 所以柵電容

5、可所以柵電容可近似為:近似為:AtCoxox00 (2 -15) 式中式中:0真空介電常數;真空介電常數; oxSiO2的相對介電常數,的相對介電常數, 其值是其值是3.9; toxSiO2層的厚度層的厚度; A柵極的面積。柵極的面積。 11/22/2021編輯ppt62) 耗盡層耗盡層 當當0UGUT, P型襯底中的電子(少數載流子)被吸引到表面,型襯底中的電子(少數載流子)被吸引到表面, 形成反型層,形成反型層, 實際上就是實際上就是N型導電溝道,見圖(型導電溝道,見圖(c)。)。 由由于在柵極下面形成了一個導電能力很強的反型層,于在柵極下面形成了一個導電能力很強的反型層, 在低在低頻時,

6、頻時, 柵極電容又變為柵極電容又變為C0。但是,。但是, 反型層中的載流子反型層中的載流子(電子)不能跟隨柵電壓的高頻變化,(電子)不能跟隨柵電壓的高頻變化, 因此因此, 高頻時的柵高頻時的柵極電容仍然是最大耗盡狀態下的柵極電容。極電容仍然是最大耗盡狀態下的柵極電容。3) 反型層反型層柵極柵極C0柵氧化層P-Sitoxd柵極柵極C0Cdeptox耗盡層P-Si(a)(b)dP-Sitox反 型 層耗 盡 層柵極柵極C0Cdep反 型耗 盡積 累低 頻高 頻CC00.20UTUG(c)(d)11/22/2021編輯ppt82. MOS器件的電容器件的電容 前面討論的是柵極對襯底的電容。前面討論的

7、是柵極對襯底的電容。MOS器件中完整的寄器件中完整的寄生電容如下圖:生電容如下圖:襯 底柵 極CGBCGSCGD柵 氧 化 層CDB漏 極溝 道CSB源 極(a)CGDCDBCSBCGSCGB襯 底(b)耗 盡 層GDS (a) 寄生電容示意圖;寄生電容示意圖; (b) 寄生電容電路符號示意圖寄生電容電路符號示意圖柵極電容由三部分組成:柵極電容由三部分組成:CG=CGS+CGD+CGB11/22/2021編輯ppt9MOS管的柵極電容:管的柵極電容:MOS管的柵極電容在三個工作區的特性是不一樣的:管的柵極電容在三個工作區的特性是不一樣的: (1) 截止區(截止區(UGSUDS)。)。 在線性區

8、耗盡層深度基本不變,在線性區耗盡層深度基本不變, 所以所以CGB為常數。為常數。 但此時導電溝道已經形成,但此時導電溝道已經形成, CGS 和和CGD就必須加以考慮,就必須加以考慮, 這兩個電容與柵極電壓的大小有關,其值可用下式估算:這兩個電容與柵極電壓的大小有關,其值可用下式估算:AtCCoxoxGDGS02111/22/2021編輯ppt10AtCoxoxGS032(3) 飽和區(飽和區(UGS-UTUDS)。)。 此時溝道是一強反型層,此時溝道是一強反型層, 靠近漏區的一端被夾斷,靠近漏區的一端被夾斷, 因此因此CGD=0, 而而CGS增加為:增加為:三個工作區內,三個工作區內, 柵極電

9、容的計算公式:柵極電容的計算公式:11/22/2021編輯ppt11圖圖2 - 20 總的柵極電容與總的柵極電容與UGS的關系的關系 1.00GCC0OUTUGSMOS管總的柵極電容的某些成分和柵極電壓有緊密聯系,管總的柵極電容的某些成分和柵極電壓有緊密聯系, 但總的柵極電容只有在開啟電壓附近隨但總的柵極電容只有在開啟電壓附近隨UGS變化較大(如變化較大(如下圖),下圖), 其它區域均近似等于柵氧化層電容其它區域均近似等于柵氧化層電容C0。11/22/2021編輯ppt123. 擴散區電容擴散區電容 MOS管的源區和漏區都是由淺的管的源區和漏區都是由淺的N+擴散區或擴散區或P+擴散區構成的,擴

10、散區也用作互連線。擴散區構成的,擴散區也用作互連線。這些擴散區對襯底(或阱)就有寄生電容存在,這些擴散區對襯底(或阱)就有寄生電容存在,寄生電容的大小與將擴散區和襯底(或阱)隔開寄生電容的大小與將擴散區和襯底(或阱)隔開的耗盡層的有效面積成正比,與擴散區和襯底的耗盡層的有效面積成正比,與擴散區和襯底(或阱)之間的電壓有關。(或阱)之間的電壓有關。由于擴散區總是有一定深度的,由于擴散區總是有一定深度的, 擴散區對襯底擴散區對襯底(或阱)的結面積就包括底部面積和周圍的側壁(或阱)的結面積就包括底部面積和周圍的側壁面積兩部分(如圖)。面積兩部分(如圖)。11/22/2021編輯ppt13圖圖 2 -

11、 21 (a) 擴散電容基本結構;擴散電容基本結構; (b) 擴散電容模型擴散電容模型a多晶硅ba源擴散區漏擴散區柵極場氧襯底(a)bCjpCjpCjpCjp擴散區(b)耗盡層 擴散區的厚度可以看成一個常數,擴散區的厚度可以看成一個常數, 這樣側壁面積就和側這樣側壁面積就和側壁周長成正比。壁周長成正比。 因此因此, 總的擴散電容可表示為:總的擴散電容可表示為: Cd=Cja(ab)+Cjp(2a+2b)11/22/2021編輯ppt14 隨著工藝的改進,隨著工藝的改進, 在擴散區面積逐漸減小的情況下,在擴散區面積逐漸減小的情況下, 側壁電容就變得非常重要了。側壁電容就變得非常重要了。 典型典型

12、N阱阱1 m工藝擴散電工藝擴散電容值列于表容值列于表2 -6中中(單位:單位: pF/m2)。 11/22/2021編輯ppt154. 布線電容布線電容 金屬、金屬、 多晶硅、多晶硅、 擴散區常被用作互連線,擴散區常被用作互連線, 它們相互它們相互之間以及它們與襯底之間都會形成電容。之間以及它們與襯底之間都會形成電容。 采用簡單的平采用簡單的平行板電容器模型可粗略估計這些電容值的大小為:行板電容器模型可粗略估計這些電容值的大小為:AtC(2 -2) 式中式中:介質的絕對介電常數;介質的絕對介電常數; t 介質的厚度介質的厚度; A互連線的面積。互連線的面積。 11/22/2021編輯ppt16

13、圖圖 2 - 22 平行板電容及邊緣效應平行板電容及邊緣效應襯底邊緣電容互連線SiO2襯底邊緣電容平行板電容模型忽略了由邊緣電場引起的邊緣效應。平行板電容模型忽略了由邊緣電場引起的邊緣效應。 互連互連線對襯底及互連線之間都有邊緣效應,線對襯底及互連線之間都有邊緣效應, 這樣前面估算的電這樣前面估算的電容比實際值要小。容比實際值要小。 隨著連線的寬度和高度按比例縮小,隨著連線的寬度和高度按比例縮小, 邊緣效應的影響就更加顯著。邊緣效應的影響就更加顯著。11/22/2021編輯ppt17第三章第三章 MOS集成電路器件基礎集成電路器件基礎 3.1 MOS場效應管場效應管(MOSFET)的結構的結構

14、 及符號及符號 3.2 MOS管的電流電壓特性管的電流電壓特性 11/22/2021編輯ppt18預期預期MOS管有什么特性:管有什么特性: 右圖是右圖是NMOS管的符號,圖中表示三個端管的符號,圖中表示三個端口:柵(口:柵(G)、源()、源(S) 、漏(、漏(D)。如果柵)。如果柵電壓電壓UG是高電平晶體管的源漏導通,如果柵是高電平晶體管的源漏導通,如果柵電壓為低電平,則漏源斷開。電壓為低電平,則漏源斷開。DBSGNMOSSBDGPMOS(a)DNMOSBGSSPMOSBGD(b)DSNMOSSDGPMOS(c)DNMOSGSSPMOSGD(d)G 即使這樣簡單的描述,我們還需要回即使這樣簡

15、單的描述,我們還需要回答幾個問題:答幾個問題: UG多大時器件導通?多大時器件導通?換句話說,換句話說,閾閾值電壓多少?值電壓多少?當器件導通或斷開時,漏當器件導通或斷開時,漏源之間的電阻多大源之間的電阻多大?這個電阻和端電壓之這個電阻和端電壓之間的關系是怎樣?間的關系是怎樣? 11/22/2021編輯ppt193.1 MOS場效應管場效應管(MOSFET)的結構及符號的結構及符號 3.1.1 NMOS管的簡化結構如圖管的簡化結構如圖3 - 1所示所示 該器件制作在該器件制作在P型襯底上,兩個重摻雜型襯底上,兩個重摻雜N區形成源區和漏區形成源區和漏區,區, 重摻雜多晶硅區作為柵極,重摻雜多晶硅

16、區作為柵極, 一層薄一層薄SiO2絕緣層作為絕緣層作為柵極與襯底的隔離。柵極與襯底的隔離。 在柵氧下的襯底表面是導電溝道。在柵氧下的襯底表面是導電溝道。 圖圖3 - 1 NMOS管的簡化結構管的簡化結構 多晶硅GSD氧化層LeffLdrawnNNP型襯底LDW11/22/2021編輯ppt20 由于源漏結的橫向擴散,由于源漏結的橫向擴散, 柵源和柵漏有一重疊長度為柵源和柵漏有一重疊長度為LD, 所以導電溝道有效長度所以導電溝道有效長度(Leff)將小于版圖中所畫的導將小于版圖中所畫的導電溝道總長度,用電溝道總長度,用L表示。表示。 W表示溝道寬度。表示溝道寬度。 寬長比寬長比(W/L)和氧化層

17、厚度和氧化層厚度tox這兩個參數對這兩個參數對MOS管的性管的性能非常重要。能非常重要。 MOS技術發展中的主要推動力就是在保證技術發展中的主要推動力就是在保證電性能參數不下降的前提下,電性能參數不下降的前提下, 一代一代地縮小溝道長度一代一代地縮小溝道長度L和氧化層厚度和氧化層厚度tox。多晶硅GSD氧化層LeffLdrawnNNP型襯底LDW11/22/2021編輯ppt21NPPBSGDN 型襯底(a)BSGDPNNP 型襯底(b)UDD (a) PMOS管管(b) NMOS管管3.1.2 N阱及阱及PMOS 為了使為了使MOS管的電流只在導電溝道中沿表面流動而不產生管的電流只在導電溝道

18、中沿表面流動而不產生垂直于襯底的額外電流,源、漏以及溝道和襯底間必須形成反垂直于襯底的額外電流,源、漏以及溝道和襯底間必須形成反偏的偏的PN結隔離。結隔離。 因此,因此,NMOS管的襯底管的襯底B必須接到系統的最低電位點必須接到系統的最低電位點(例如例如“地地”), 而而PMOS管的襯底管的襯底B必須要接到系統的最高電位點必須要接到系統的最高電位點(例如正電源例如正電源UDD)。 襯底的連接如圖襯底的連接如圖3 - 2所示。所示。 圖圖3 - 2 襯底的連接襯底的連接11/22/2021編輯ppt22但互補型但互補型CMOS技術中技術中NMOS和和PMOS要做在同一晶片,要做在同一晶片,即同一

19、襯底上。因此必須為某一器件做一個稱之為即同一襯底上。因此必須為某一器件做一個稱之為“阱阱(Well)”的的“局部襯底局部襯底”。通常把通常把PMOS器件做在器件做在N阱中,同時阱中,同時N阱要接一定電位,阱要接一定電位,通常高電位通常高電位UDD,以保證,以保證PMOS的漏源結保持反偏。的漏源結保持反偏。圖圖3 - 3 互補型互補型CMOS管管N阱中的阱中的PMOSPNNBSGDP 型襯底PGPDNBN阱S11/22/2021編輯ppt233.1.3 MOS管常用符號管常用符號圖圖3 - 4 MOS管常用符號管常用符號 DBSGNMOSSBDGPMOS(a)DNMOSBGSSPMOSBGD(b

20、)DSNMOSSDGPMOS(c)DNMOSGSSPMOSGD(d)G11/22/2021編輯ppt24工作原理工作原理 再增加再增加uGS縱向電場縱向電場將將P區少子電子聚集到區少子電子聚集到P區表面區表面形成導電溝道,形成導電溝道,如果此時加有漏源電壓,如果此時加有漏源電壓,就可以形成漏極電流就可以形成漏極電流id。柵源電壓柵源電壓uGS的控制作用的控制作用-P襯底sgN+bdVDD二氧化硅+N-s二氧化硅P襯底gDDV+Nd+bNVGGid當當uGS=0V時,漏源之間相當兩個背靠背的時,漏源之間相當兩個背靠背的 二極管,在二極管,在d、s之之間加上電壓也不會形成電流,即管子截止。間加上電

21、壓也不會形成電流,即管子截止。當當uGS0V時時縱向電場縱向電場將靠近柵極下方的空穴向將靠近柵極下方的空穴向下排斥下排斥耗盡層。耗盡層。11/22/2021編輯ppt25閾值電壓閾值電壓(回答第一個問題:(回答第一個問題: UG多大時器件導通?換多大時器件導通?換句話說,閾值電壓多少?句話說,閾值電壓多少? )以以NMOS為例。為例。3.2 MOS管的電流電壓特性管的電流電壓特性(C) 隨著隨著UG增大,經歷:增大,經歷: a)初)初始;始; b)耗盡;)耗盡; c)反型。)反型。 形成溝道所對應的電壓形成溝道所對應的電壓UG稱為閾值電壓。稱為閾值電壓。UGUGUG11/22/2021編輯pp

22、t26 圖圖3-5給出給出增強型增強型NMOS管和管和PMOS管工作在恒流區的轉移管工作在恒流區的轉移特性,特性, 其中其中UTHN(UTHP)為開啟電壓,為開啟電壓, 即閾值電壓。即閾值電壓。 PMOS的導通現象類似于的導通現象類似于NMOS,但其所有的極性都是相反,但其所有的極性都是相反的。柵源電壓足夠的。柵源電壓足夠“負負”,在氧化層和,在氧化層和N 襯底表面就會形成襯底表面就會形成一個由空穴組成的反型層。一個由空穴組成的反型層。圖圖3 - 5 MOS管的轉移特性管的轉移特性 uGSiDiDPMOSuGSUTHPUTHNNMOSO3.2.1 MOS管的轉移特性管的轉移特性11/22/20

23、21編輯ppt27 NMOS閾值電壓閾值電壓UTHN的定義為界面反型層的電子濃度的定義為界面反型層的電子濃度等于等于P型襯底的多子濃度時的柵極電壓。型襯底的多子濃度時的柵極電壓。 UTHN與材料、與材料、 摻雜濃度、摻雜濃度、 柵氧化層電容等諸多因素柵氧化層電容等諸多因素有關。有關。 還可以通過向溝道區注入雜質,還可以通過向溝道區注入雜質, 從而改變氧化層表從而改變氧化層表面附近的襯底摻雜濃度來控制閾值電壓的大小。面附近的襯底摻雜濃度來控制閾值電壓的大小。 柵極柵極C0柵氧化層P-Sitoxd柵極柵極C0Cdeptox耗盡層P-Si(a)(b)dP-Sitox反 型 層耗 盡 層柵極柵極C0C

24、dep反 型耗 盡積 累低 頻高 頻CC00.20UTUG(c)(d)溝道區11/22/2021編輯ppt28增強型增強型MOS和耗盡型和耗盡型MOSUGS增強型增強型:在:在UGS=0時,漏源時,漏源之間沒有導電通道,在達到之間沒有導電通道,在達到一定值時才有導電電流。一定值時才有導電電流。耗盡型耗盡型:在:在UGS=0時,漏源時,漏源之間就有導電通道。之間就有導電通道。在制造在制造過程中,在過程中,在SiO2絕緣層中摻絕緣層中摻入大量的正離子。在入大量的正離子。在UGS=0時,在這些正離子的作用下,時,在這些正離子的作用下,P型襯底表面已經出現反型層,型襯底表面已經出現反型層,即存在導電溝

25、道。即存在導電溝道。柵極柵極C0柵氧化層P - Sitoxd柵極柵極C0Cdeptox耗盡層P - Si(a )(b )dP - Sitox反型層耗盡層柵極柵極C0Cdep反型耗盡積累低頻高頻CC00.20UTUG(c )(d )SiO211/22/2021編輯ppt293.2.2 MOS管的輸出特性管的輸出特性 增強型增強型NMOS輸出特性如下圖輸出特性如下圖 3-6。柵壓。柵壓UGS超過閾值電壓超過閾值電壓UTHN后,開始出現電流且柵壓后,開始出現電流且柵壓UGS越大,漏極電流也越大的現越大,漏極電流也越大的現象,體現了柵壓對漏極電流有明顯的控制作用。象,體現了柵壓對漏極電流有明顯的控制作

26、用。 漏極電壓漏極電壓UDS對漏極電流對漏極電流ID的控制作用基本上分兩段,即線性的控制作用基本上分兩段,即線性區和飽和區。區和飽和區。為了不和雙極型晶體管的飽和區混淆,為了不和雙極型晶體管的飽和區混淆,將將MOS管的飽和區稱為恒流區管的飽和區稱為恒流區。線性區和恒流區是以預夾斷點的連線為線性區和恒流區是以預夾斷點的連線為分界線。分界線。線性區 飽和區(恒流區)IDUGS5 VUGS2.5 VUGS1.5 VUDSO11/22/2021編輯ppt30 在預夾斷點之前,即在預夾斷點之前,即 UDSUGS-UTH,管子工作在恒,管子工作在恒流區,此時流區,此時UDS增大,大部分增大,大部分電壓降在

27、夾斷區,對溝道電電壓降在夾斷區,對溝道電場影響不大,因此電流增大場影響不大,因此電流增大很小。很小。 圖圖3 - 7 DS對溝道的影響對溝道的影響電流源區(N)漏區(N)反型層UDS UGS UTH(線性區)UDS UGS UTH(預夾斷)UDS UGS UTH(恒流區)電流電流源區(N)源區(N)漏區(N)漏區(N) 在柵壓在柵壓UGS一定的情況下,一定的情況下, 隨著隨著UDS從小變大,溝道將發生如圖從小變大,溝道將發生如圖3-7所示的變化。所示的變化。 11/22/2021編輯ppt313.2.3 MOS管的電流方程管的電流方程1、分析一個載有電流分析一個載有電流I 的半導體棒,如果沿電

28、流方向的電荷密度的半導體棒,如果沿電流方向的電荷密度是是Qd (C/m),電荷移動速度是,電荷移動速度是v(m/s),則電流),則電流 :I = Qd v。2、考慮一個漏源都接地考慮一個漏源都接地的的NMOS,在,在UGSUTH時,開始出現反型時,開始出現反型層溝道電荷:層溝道電荷: Qd=WCox( UGS-UTH ),WCox表示單位長度的總表示單位長度的總電容。圖電容。圖a3、若漏極電壓大于若漏極電壓大于0,由于溝道,由于溝道電勢電勢從源極的從源極的0V變化到漏極的變化到漏極的UDS,則柵與溝道的局部,則柵與溝道的局部電壓電壓從從UGS-UTH變化到變化到UGS-UTH-UDS。因此沿軌

29、道因此沿軌道x點處電荷點處電荷 Qd(x)=WCox( UGS-UTH-Ux ),圖,圖b電流源區(N)漏區(N)反型層UDS UGS UTH(線性區)UDS UGS UTH(預夾斷)UDS UGS UTH(恒流區)電流電流源區(N)源區(N)漏區(N)漏區(N)電流源區 (N )漏區 (N )反型層UDS UGS UTH(線性區)UDS UGS UTH(預夾斷)UDS UGS UTH(恒流區)電流電流源區 (N )源區 (N )漏區 (N )漏區 (N )0 xLab11/22/2021編輯ppt32 此時電流此時電流: ID=-WCox( UGS-UTH-Ux )v。對于半導體,。對于半導

30、體, v=E,其中其中是載流子的遷移率是載流子的遷移率,E是電場。是電場。注意到注意到 E(x) =-dUx/dx,電子遷移率用,電子遷移率用n表示。則電流:表示。則電流: ID=WCox( UGS-UTH-Ux ) n ( dUx/dx ) 對應邊界條件為對應邊界條件為U(x=0)=0和和U(L)=UDS 。上式兩邊都乘。上式兩邊都乘dx并積分可得:并積分可得: 由于由于ID沿溝道是常數,則:沿溝道是常數,則:xUUUnLdUdxDS0THxGSox0D ) U-U- U(WCI U-)UU-2(U LW2C I2DSDSTHGSoxDn線性區線性區11/22/2021編輯ppt334、若漏

31、源電壓若漏源電壓UDSUGS-UTH,溝道電流被夾斷,漏極電流并,溝道電流被夾斷,漏極電流并不遵循拋物線特性。在飽和區,此時,沿軌道不遵循拋物線特性。在飽和區,此時,沿軌道x點處電荷:點處電荷: Qd(x)= WCox( UGS-UTH-Ux ) 積分:積分: xL,則電流:,則電流: 電流源區 (N )漏區 (N )反型層UDS UGS UTH(線性區)UDS UGS UTH(預夾斷)UDS UGS UTH(恒流區)電流電流源區 (N )源區 (N )漏區 (N )漏區 (N )0 x1Lx2xUUUUnxdUdxTHGS0THxGSox0D ) U-U- U(WCI2THGSoxD)U-(

32、U LW2C In11/22/2021編輯ppt34 隨著柵漏電壓差增大,實際的導電溝道逐漸減小,則隨著柵漏電壓差增大,實際的導電溝道逐漸減小,則x實際上是實際上是UDS的函數,這一效應稱為的函數,這一效應稱為“溝道調制效應溝道調制效應”。 定義定義x=L-x,即,即1/x (1+ x/L) /L,假設,假設x/L與與UDS是線性的,即是線性的,即x/L= UDS,是溝道長度調制系數,是溝道長度調制系數,則:則:)1 ()U-(U LW2Cox I2THGSDDSnU溝道長度調制效應溝道長度調制效應11/22/2021編輯ppt35 NMOS管在截止區、線性區、恒流區的管在截止區、線性區、恒流

33、區的電流方程電流方程如式如式(3-4)所示:所示:)1 (2)( 2 2022DSnTHNGSoxnDSDSTHNGSoxnDNUUULWCUUUULWCIUGSUTHN(截止區) UDSUGS-UTHN(恒流區)(3-4a) (3-4b) (3-4c) 11/22/2021編輯ppt36 PMOS在截止區、線性區、恒流區的在截止區、線性區、恒流區的電流方程電流方程如式如式(3-5)所示:所示: 2202()2(1)2PoxDPGSTHPDSDSpoxGSTHPpDSCWIUUUULCWUUUL |UGS|UTHP|(截止區) |UDS|UGS|-|UTHP| (恒流區)(3-5a) (3-5

34、b) (3-5c) 11/22/2021編輯ppt37各參數的物理意義:各參數的物理意義:1、n電子遷移率;電子遷移率;p空穴遷移率空穴遷移率 n1300 cm2/sV (3 - 6) p500 cm2/sV (3 - 7) 2、Cox單位面積柵電容,單位面積柵電容, 且且3、W/L溝道寬度和溝道長度之比。溝道寬度和溝道長度之比。 4、UTHN、 UTHP開啟電壓開啟電壓(閾值電壓閾值電壓)。 假設假設UDD=5 V, 則則 增強型增強型NMOS管:管:UTHN(0.140.18)UDD0.7 0.9 V 增強型增強型PMOS管:管:UTHP-0.16|UDD|-0.8 VoxSiOoxtsC

35、20(3 - 9) 11/22/2021編輯ppt385、n、p溝道調制系數,即溝道調制系數,即UDS對溝道長度的影響。對溝道長度的影響。VUVUApAn/02. 01/01. 01對對PMOS: 式中,式中, UA為厄爾利電壓為厄爾利電壓(Early Voltage),其意義如下圖:,其意義如下圖: 對對NMOS:UA(厄爾利電壓)OiDUGSuDS11/22/2021編輯ppt39 對于典型的對于典型的0.5m工藝的工藝的MOS管,其主要參數如下管,其主要參數如下 假定有一假定有一0.5m工藝工藝NMOS管,管,W=3m, L=2m, 在恒流區則有在恒流區則有:AVVmmVAUULWKIT

36、HGSD93)7 . 02(23/7321)(2222若若UGS=5 V, 則則 mAVVmmVAID0 . 1)7 . 05(23/732122若若UGS=2 V, 則則 11/22/2021編輯ppt401. 線性區的輸出電阻線性區的輸出電阻 根據線性區的電流方程根據線性區的電流方程(式式(3 - 4b), 當當UDS很小很小(UDS2(UGS-UTH)時,時, 可近似有:可近似有:DSHTGSoxnDSDSHTGSoxnDUUULWCUUUULWCI)()(222(3 - 10) 3.2.4 MOS管的輸出電阻管的輸出電阻線性區飽和區(恒流區)IDUGS 5 VUGS 2.5 VUGS

37、1.5 VUDSOUGS=1.5V2.5V5V11/22/2021編輯ppt41可以看出,深線性區可以看出,深線性區Rox是是UGS的函數,的函數,UGS越大越大Rox越小,這越小,這一區域又叫可變電阻區。一區域又叫可變電阻區。那么,那么, 輸出電阻輸出電阻RON為:為: )(1THGSoxnDDSONUULWCIUR(3 - 11) 11/22/2021編輯ppt422、恒流區的輸出電阻、恒流區的輸出電阻 根據恒流區的電流方程根據恒流區的電流方程(式式(3 - 4c), 有:有:DQADQnTHGSoxnnDDSONIUIUULWCIUR1)(212(3 - 12)可以看出:工作點越低,可以看出:工作點越低, IDQ越小,越小, 輸出電阻越大。輸出電阻越大。11/22/2021編輯ppt43恒流區電流方程在忽略溝道調制影響時為平方律方程,恒流區電流方程在忽略溝道調制影響時為平方律方程, 即即22THGSoxnDUULWCI(3 - 13) 在在恒

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論