1、- 1 -1課程設計報告課程名稱： 電子技術課程設計 院 部： 電氣與信息工程學院 專業班級： 學生姓名： 指導教師： 完成時間： 2009年5月19日 報告成績： 評閱意見：評閱教師 日期 i八八路路搶搶答答器器設設計計ii目錄目錄目錄目錄.i摘 要.iiabstract.iii第一章 八路搶答器需求分析.11.1 背景.11.2 目的.11.4 設計所需元件及工具.2第二章 八路搶答器框架.32.1 8 路搶答器設計的方案分析.32.1.1 數字搶答器總體方框圖.32.2 采用方案.3第三章 具體電路設計.53.1 搶答器主體電路.53.2 時序控制電路.53.3 報警電路.5第四章 芯片

2、介紹.74.1 74ls373.74.1.1 功能簡介.74.1.2 74ls373 的真值表(功能表)，表中：.84.2 74ls148 .84.2.1 功能簡介.84.2.2 引腳圖.94.2.3 真值表.94.3 74ls48.104.3.1 功能簡介.104.3.2 引腳圖.104.3.3 真值表.104.4 74ls83.114.4.1 功能簡介.114.4.2 引腳圖.114.5 74ls32.114.5.1 功能簡介.114.5.2 引腳圖.11iii4.5.3 真值表.124.6 74ls04.124.6.1 功能簡介.124.6.2 引腳圖.124.6.3 真值表.134.7

3、 74ls30.134.7.1功能簡介.134.7.2 引腳圖.13第五章 總結.14第六章 參考文獻.15第七章 附錄.1附錄 i 元件列表.1i摘 要該搶答器主要是基于 7 4 系列集成芯片組成電路各個部分，成本較低 ，且基本能夠使用于學校的一些活動中。采用 74ls148 編碼器和 74ls373 鎖存器組成 搶答器的核心部分搶答電路。采用七段共陰極 led 數碼管顯示搶答序號和定時時間，由 74ls48 數字顯示譯碼管顯示數碼管。八路搶答器的設計是基于集成元器件的設計，成本較低 ，且基本能夠使用于學校的一些活動中。采用 cd4532 編碼器、cd4511 譯碼器和 74ls373 鎖存

4、器組成搶答器的核心部分搶答電路。采用 555 定時器和三極管構成報警電路，時序控制電路由 74ls121 產生。采用七段共陰極 led 數碼管顯示搶答序號，由 74ls48數字顯示譯碼管顯示數碼管。本設計的理設計主要在 multisim、protel 和protus 上完成。經理論分析、multisim 和 protus 的仿真得出各器件信號和參數。然后在 protel 上畫出最終電路圖。最后在實驗室完成實際設計。關鍵詞：呼叫器；集成元件；multisim；protus。iiabstractanswer eight-way design is based on the design of in

5、tegrated components, lower cost, and basically be able to use some of the schools activities. using 74ls148 and 74ls279 rs encoder latch formed the core of the answers answer circuit. 74ls192 increase the use of metric / answer by counter designs timing of the clock pulse counter circuit to provide.

6、 using 555 timer and alarm circuit transistor constitute, timing control circuit generated by the 74ls121. seven-segment led cathode were used digital tube display the serial number and timing answer time, figures from the 74ls48 decoder digital tube display. the rationale for the design of the desi

7、gn mainly in the multisim, protel and complete protus. by theoretical analysis, multisim simulation and come protus signals and parameters of the device. protel on and then draw the final circuit. finally, the completion of the actual design in the laboratory. keywordskeywords: pager; integrated com

8、ponents; multisim; protus.1第一章 八路搶答器需求分析本章是對八路搶答器設計的總體分析，通過了解設計八路搶答器的背景、目的，來很好的把握設計所要達到的功能和要求。為以后具體設計打下基礎。1.1 背景數字電路產品在生活中有著極其廣泛的應用，包括計算機、數字通信、智能儀器儀表、自動控制及航天等領域中。這些給人們帶來了生活，工作等方面帶來了極大的方便。數字電路的發展，使得這門課程對于我們來說是很有必要學好。數字電路設備實現簡單，速度和可靠性好。在這次電子設計中，本人制作八路智能搶答器。搶答器在比賽等場合中不可缺少的設備。這次電子設計是在孔令爽老師的指導下,全組 9 名同學一

9、起討論，設計出電路圖，然后在試驗老師的帶領下，在實驗室完成了電路板的焊接工作。1.2 目的本次設計更重要是完成課程設計，達到規定要求。要求如下：1. 搶答器同時供 8 名選手或 8 個代表隊比賽，分別用 8 個按鈕 s0 s7 表示。 2. 設置一個系統清除和搶答控制開關 s，該開關由主持人控制。3. 搶答器具有鎖存與顯示功能。即選手按動按鈕，鎖存相應的編號，并在 led 數碼管上顯示，同時揚聲器發出報警聲響提示。選手搶答實行優先鎖存，優先搶答選手的編號一直保持到主持人將系統清除為止。4. 搶答器具有定時搶答功能，且一次搶答的時間由主持人設定（如 30 秒）。當主持人啟動開始鍵后，定時器進行減

10、計時，同時揚聲器發出短暫的聲響，聲響持續的時間 2 秒左右。5. 參賽選手在設定的時間內進行搶答，搶答有效，定時器停止工作，顯示器上顯示選手的編號和搶答的時間，并保持到主持人將系統清除為止6. 如果定時時間已到，無人搶答，本次搶答無效，系統報警并禁止搶答，定時顯示器上顯示 00。 1.31.3 功能2搶答器可以實現 8 個人同時搶答，在搶答時可以優先所存。在第一個信號輸入后，鎖存器實現所存，別的信號不能輸入，數碼顯示管輸出數字顯示。1.4 設計所需元件及工具本設計需要的工具有：數字萬用表，電焊，示波器，protues，protel，multism。本設計需要的元件有（元件參數詳見附錄）：5v

11、電源，電阻，按鍵，發光二極管，三極管， 74ls373，74ls04。 74ls148，74ls83,74ls48,74ls32,74ls30 共陰極 7 段 led，喇叭。3第二章 八路搶答器框架2.1 8 路搶答器設計的方案分析設計具有某種特定功能的集成電路板一般比較復雜，因此，在設計前，一定要通過對幾種方案的比較，選擇較為簡單的。這樣，在正式設計是，就能做到電路簡化，電路板做出來較為美觀，尤其重要的是：能達到事半功倍的目的。2.1.1 數字搶答器總體方框圖 如圖所示為總體方框圖。其工作原理為：接通電源后，主持人將開關撥到清除狀態，搶答器處于禁止狀態，編號顯示器滅燈，定時器顯示設定時間；選

12、手在定時時間內搶答時，搶答器完成：優先判斷、編號鎖存、編號顯示、揚聲器提示。當一輪搶答之后，定時器停止、禁止二次搶答、定時器顯示剩余時間。如果再次搶答必須由主持人再次操作清除和開始狀態開關。2.22.2 采用方案采用方案根據設定的總體方框圖，我們小組設計除了幾種方案。經過大家的一致討論，實驗室里芯片的取舍，實施的難易程度，我們選擇了綜合各方面都較為容易實現的一種方案。2.2.1 輸入電路由 74ls373 鎖存器、74ls148 編碼器、74ls30 編碼器一起組成電路的輸入部分。42.2.2 中間傳輸部分中間傳輸部分由全加器 74ls83 構成。2.2.3 輸出電路譯碼器 74ls48 構成

13、輸出的主要部分。由它驅動數碼顯示管形成數字顯示部分，蜂鳴器也是由它經三極管驅動發出聲音。 5第三章 具體電路設計3.1 搶答器主體電路 搶答電路的功能有兩個：一是能分辨出選手按鍵的先后，并鎖存優先搶答者的編號，供譯碼顯示電路用；二是要使其他選手的按鍵操作無效。選用優先編碼器 74148 和 74ls373 鎖存器可以完成上述功能。其工作原理是：當主持人控制開關處于“清除”位置時，rs 觸發器的端為低電平，輸出端（4q1q）全部為低電平。于是 74ls48 的 =0，顯示器滅燈；74148 的選通輸入端 =0，74ls148 處于工作狀態，此時鎖存電路不工作。當主持人開關撥到“開始”位置時，優先

14、編碼電路和鎖存電路同時處于工作狀態，即搶答器處于等待工作狀態，等待輸入端 7. 0 輸入信號，當有選手將鍵按下時(如按下 s5)，74lsl48的輸出=010， =0，經 rs 鎖存器后，ctr=l， =1，74ls373 處于工作狀態，4q3q2q=101，經 74ls48 譯碼后，顯示器顯示出“5”。此外，ctr=1，使74lsl48 的端為高電平，74lsl48 處于禁止工作狀態，封鎖了其它按鍵的輸入。當按下的鍵松開后，74lsl48 的為高電平，但由于 ctr 維持高電平不變，所以74lsl48 仍處于禁止工作狀態，其它按鍵的輸入信號不會被接收。這就保證了搶答者的優先性以及搶答電路的準

15、確性。當優先搶答者回答完問題后，由主持人操作控制開關 s，使搶答電路復位，以便進行下一輪搶答。3.2 時序控制電路 時序控制電路是八路搶答器設計的關鍵，因為它要完成以下三項功能：(1).主持人將控制開關撥到開始位置時，揚聲器發聲，搶答電路和定時電路進人正常搶答工作狀態。 (2).當參賽選手按動搶答鍵時，揚聲器發聲，搶答電路和定時電路停止工作。(3).當設定的搶答時間到，無人搶答時，揚聲器發聲，同時搶答電路和定時電路停止工作。3.3 報警電路這部分電路我們是用由 74ls148 譯碼器和三極管構成。74ls148 構成多諧振蕩器，振蕩頻率 fo143（r12r2）c ，其輸出信號經三極管推動揚6

16、聲器。pr 為控制信號，當 pr 為高電平時，多諧振蕩器工作；而當 pr 為低電平時，電路停振。 7第四章 芯片介紹 4.1 74ls3734.1.1 功能簡介: 74ls373 是常用的地址鎖存器芯片，它實質是一個是帶三態緩沖輸出的 8d觸發器，在單片機系統中為了擴展外部存儲器，通常需要一塊 74ls373 芯片.本文將介紹 74ls373 的工作原理,引腳圖(管腳圖),內結構圖、主要參數及在單片機系統中的典型應用電路.4.1.2 74ls373 工作原理簡述:(1).1 腳是輸出使能(oe),是低電平有效,當 1 腳是高電平時,不管輸入3、4、7、8、13、14、17、18 如何,也不管

17、11 腳(鎖存控制端,g)如何,輸出2(q0)、5(q1)、6(q2)、9(q3)、12(q4)、15(q5)、16(q6)、19(q7)全部呈現高阻狀態(或者叫浮空狀態);(2).當 1 腳是低電平時,只要 11 腳(鎖存控制端,g)上出現一個下降沿,輸出 2(q0)、5(q1)、6(q2)、9(q3)、12(q4)、15(q5)、16(q6)、19(q7)立即呈現輸入腳 3、4、7、8、13、14、17、18 的狀態. 鎖存端 le 由高變低時，輸出端 8 位信息被鎖存，直到 le 端再次有效。 當三態門使能信號 oe 為低電平時，三態門導通，允許 q0q7 輸出，oe 為高電平時，輸出懸

18、空。內部邏輯結構圖內部結構圖84.1.2 74ls373 的真值表(功能表)，表中：outputcontrol enable g d output lllh h h l x h l x x hlq0zl低電平； h高電平； x不定態； q0建立穩態前 q 的電平； g輸入端，與 8031ale 連高電平：暢通無阻低電平：關門鎖存。圖中 oe使能端，接地。 當 g=“1”時，74ls373 輸出端 1q8q 與輸入端 1d8d 相同； 當 g 為下降沿時，將輸入數據鎖存。4.2 74ls1484.2.1 功能簡介74ls148是8：3線優先編碼器。它允許多個輸入信號同時有效，但只對一個優先級最高

19、的信號進行編碼。94.2.2 引腳圖4.2.3 真值表104.3 74ls484.3.1 功能簡介在優先編碼器電路中，允許同時輸入兩個以上編碼信號。不過在設計優先編碼器時，已經將所有的輸入信號按優先順序排了隊。在同時存在兩個或兩個以上輸入信號時，優先編碼器只按優先級高的輸入信號編碼，優先級低的信號則不起作用。74ls148 是一個八線-三線優先級編碼器。4.3.2 引腳圖4.3.3 真值表114.44.4 74ls8374ls834.4.1 功能簡介74ls83 是加法器，其輸出為兩個輸入 a、b 的二進制之和。通過簡單的級聯，可以實現乘法。4.4.2 引腳圖4.5 74ls324.5.1 功能簡介74ls32 是 4 個二輸入與非門。4.5.2 引腳圖124.5.3 真值表 輸入 輸出 a b l 0 0 1 0 1 0 1 0 0 1 1 04.6 74ls044.6.1 功能簡介74ls04 是帶有 6 個非門的芯片，它的作用是實現反向。4.6.2 引腳圖4.6.3 真值表輸入輸出134.7 74ls304.7.1 功