1、1u6.1 TMS320C54x6.1 TMS320C54x系列系列DSPDSP的引腳及說明的引腳及說明u6.2 6.2 最小最小系統(tǒng)設計方案系統(tǒng)設計方案u6.3 6.3 系統(tǒng)設計與實現(xiàn)系統(tǒng)設計與實現(xiàn)u6.4.I/O6.4.I/O控制控制LEDLED實例實例第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計2內(nèi)容簡內(nèi)容簡介介T TMS320C54x（簡稱（簡稱C54x）系列）系列DSP是是TI公司推出的低功公司推出的低功耗、高性能的耗、高性能的16位定點數(shù)字信號處理器，具有很好的操作位定點數(shù)字信號處理器，具有很好的操作靈活性和很高的運行速度。靈活性和很高的運行速度。T TMS320VC5

2、402共有共有144個引腳，可采用個引腳，可采用LQFP和和BGA兩種兩種封裝方式。封裝方式。T 一個完整獨立的最小系統(tǒng)，至少應該包含以下內(nèi)一個完整獨立的最小系統(tǒng)，至少應該包含以下內(nèi): (1)系統(tǒng)系統(tǒng)上電可以獨立運行用戶最終程序上電可以獨立運行用戶最終程序; (2)系統(tǒng)至少擴充一定數(shù)系統(tǒng)至少擴充一定數(shù)量的量的FLASH，以便升級存儲執(zhí)行代碼和存儲關鍵數(shù)據(jù)防止，以便升級存儲執(zhí)行代碼和存儲關鍵數(shù)據(jù)防止掉電丟失掉電丟失;(3)系統(tǒng)至少擴充一定數(shù)量的系統(tǒng)至少擴充一定數(shù)量的RAM; (4)系統(tǒng)預留各系統(tǒng)預留各種外設接口，包括外中斷、種外設接口，包括外中斷、HPI、串口、外部、串口、外部I/O接口等，接口

3、等，可以外擴數(shù)據(jù)采集、控制模塊等可以外擴數(shù)據(jù)采集、控制模塊等;(5)具備基本的電源、復位具備基本的電源、復位、時鐘、時鐘、JTAG接口等電路。接口等電路。第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計36.1 TMS320C54x系列系列DSP的引腳及說明的引腳及說明 TMS320VC5402共有共有144個引腳，可采用個引腳，可采用LQFP和和BGA兩種封兩種封裝方式。裝方式。14414314214114013913813713613513413313213113012912812712612512412312212112011911811711611511411311211111

4、01091 2 3 4 5 6 7 8 9 101112131415161718192021222324252627282930313233343536108107106105 104 103 102 101 100 99 98 97 969594939291908988878685848382818079787776757473TMS320VC5402373839404142434445464748495051525354555657585960616263646566676869707172第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計4TMS320VC5402 144引腳引腳L

5、QFP封裝俯視圖：封裝俯視圖：5T 按照功能可將按照功能可將TMS320VC5402的引腳分為的引腳分為10部分，分別為數(shù)部分，分別為數(shù)據(jù)信號、初始化、中斷和復位操作信號、多處理器信號、存據(jù)信號、初始化、中斷和復位操作信號、多處理器信號、存儲器控制信號、振蕩器儲器控制信號、振蕩器/定時器信號、多通道緩沖串行口信定時器信號、多通道緩沖串行口信號、混雜信號、主機接口（號、混雜信號、主機接口（HPI）信號、電源引腳和）信號、電源引腳和IEEE1149.1(JTAG)測試引腳。測試引腳。6.1 TMS320C54x系列系列DSP的引腳及說明的引腳及說明 第第6章章 TMS320C54x最小系統(tǒng)設計最小

6、系統(tǒng)設計66.1 TMS320C54x6.1 TMS320C54x系列系列DSPDSP的引腳及說明的引腳及說明 T 引腳類型及列表說明引腳類型及列表說明:T I表示輸入，表示輸入，O表示輸出，表示輸出，Z表示高阻態(tài)，表示高阻態(tài)，S表示電源。表示電源。第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計76.1 TMS320C54x6.1 TMS320C54x系列系列DSPDSP的引腳及說明的引腳及說明 第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計86.1 TMS320C54x6.1 TMS320C54x系列系列DSPDSP的引腳及說明的引腳及說明 第第6章章 TMS320C54

7、x最小系統(tǒng)設計最小系統(tǒng)設計96.1 TMS320C54x6.1 TMS320C54x系列系列DSPDSP的引腳及說明的引腳及說明 第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計106.1 TMS320C54x6.1 TMS320C54x系列系列DSPDSP的引腳及說明的引腳及說明 第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計111). 系統(tǒng)設計要求系統(tǒng)設計要求T 一個完整獨立的最小系統(tǒng)，至少應該包含以下內(nèi)容：一個完整獨立的最小系統(tǒng)，至少應該包含以下內(nèi)容： (1)系統(tǒng)上電可以獨立運行用戶最終程序，不需依賴計算機系統(tǒng)上電可以獨立運行用戶最終程序，不需依賴計算機/仿真器等設備開

8、發(fā)。仿真器等設備開發(fā)。 (2)系統(tǒng)至少擴充一定數(shù)量的系統(tǒng)至少擴充一定數(shù)量的FLASH，以便升級存儲執(zhí)行代，以便升級存儲執(zhí)行代碼和存儲關鍵數(shù)據(jù)防止掉電丟失。碼和存儲關鍵數(shù)據(jù)防止掉電丟失。 (3)系統(tǒng)至少擴充一定數(shù)量的系統(tǒng)至少擴充一定數(shù)量的RAM。 (4)系統(tǒng)預留各種外設接口，包括外中斷、系統(tǒng)預留各種外設接口，包括外中斷、HPI、串口、外、串口、外部部I/O接口等，可以外擴數(shù)據(jù)采集、控制模塊等。接口等，可以外擴數(shù)據(jù)采集、控制模塊等。6.2 最小最小系統(tǒng)設計方案系統(tǒng)設計方案第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計126.2 最小最小系統(tǒng)設計方案系統(tǒng)設計方案圖圖6-1 DSP6-1 D

9、SP最小系統(tǒng)構成框圖最小系統(tǒng)構成框圖第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計2). 最小最小系統(tǒng)方案系統(tǒng)方案框圖框圖136.3 系統(tǒng)設計與實現(xiàn)系統(tǒng)設計與實現(xiàn)T 1.電源設計電源設計T TMS320VC5402內(nèi)核與內(nèi)核與I/O接口供電電壓分別為接口供電電壓分別為1.8V及及3.3V。加電過程，如果。加電過程，如果I/O口電壓先于內(nèi)核電壓，或者斷電口電壓先于內(nèi)核電壓，或者斷電過程內(nèi)核電壓先于過程內(nèi)核電壓先于I/O口電壓，則因反向驅(qū)動產(chǎn)生一個較大口電壓，則因反向驅(qū)動產(chǎn)生一個較大的電流，影響芯片壽命甚至燒毀芯片，故至少要保證內(nèi)核的電流，影響芯片壽命甚至燒毀芯片，故至少要保證內(nèi)核與與I

10、/O口同時供電，同時要考慮信號隔離。口同時供電，同時要考慮信號隔離。T 電源可以通過外部引入，也可通過電源可以通過外部引入，也可通過USB接口提供。外部接口提供。外部電源插孔標示內(nèi)正外負；電源插孔標示內(nèi)正外負；USB方式可通過跳線開關實現(xiàn)。方式可通過跳線開關實現(xiàn)。SPX1117M3-3.3，及，及SPX1117M3-1.8分別提供分別提供I/O口及內(nèi)核口及內(nèi)核電壓。電壓。第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計146.3 系統(tǒng)設計與實現(xiàn)系統(tǒng)設計與實現(xiàn)T 1.電源設計電源設計1117輸出后的輸出后的40uF或者或者100uF電容起到電容起到隔離作用，可提高電源質(zhì)量，不可省略。隔離

11、作用，可提高電源質(zhì)量，不可省略。第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計156.3 系統(tǒng)設計與實現(xiàn)系統(tǒng)設計與實現(xiàn)T 1.電源設計電源設計JP2接通時選擇接通時選擇USB接口供電接口供電第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計16T 1.電源設計電源設計 另外，另外，LM1117系列穩(wěn)壓芯片電路設計簡單，電壓諧波系列穩(wěn)壓芯片電路設計簡單，電壓諧波小，功耗低，輸出電流大，線性度高，市場售價僅小，功耗低，輸出電流大，線性度高，市場售價僅1元左右，元左右，也可選用。也可選用。Dvdd為為I/O電壓，電壓，CVdd為內(nèi)核電壓。為內(nèi)核電壓。6.3 系統(tǒng)設計與實現(xiàn)系統(tǒng)設計與實

12、現(xiàn)第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計17T 2 復位操作及復位系統(tǒng)設計復位操作及復位系統(tǒng)設計T TMS320C54x 提供了一個提供了一個 引腳引腳，它是外部復位信號的輸入，它是外部復位信號的輸入端，該引腳可提供一種不可屏蔽的外部中斷，通過端，該引腳可提供一種不可屏蔽的外部中斷，通過 可以對可以對處理器進行復位，使處理器進行復位，使 TMS320C54x 的的CPU、片內(nèi)外設和系統(tǒng)、片內(nèi)外設和系統(tǒng)各部件進入一種各部件進入一種已知的狀態(tài)已知的狀態(tài)。T 上電后，復位引腳上的上電后，復位引腳上的低電平必須保持低電平必須保持10個時鐘周期的時間個時鐘周期的時間，以確保系統(tǒng)的振蕩電

13、路起振，時鐘信號趨于穩(wěn)定且處理器的各以確保系統(tǒng)的振蕩電路起振，時鐘信號趨于穩(wěn)定且處理器的各個部分被正常初始化。個部分被正常初始化。 RSRS第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計6.3 系統(tǒng)設計與實現(xiàn)系統(tǒng)設計與實現(xiàn)1）.復位信號復位信號182）.復位狀態(tài)復位狀態(tài)T TMS320C54x復位期間，處理器進行以下操作：復位期間，處理器進行以下操作： PMST中的中斷向量指針中的中斷向量指針I(yè)PTR（高（高9位字段）被設置成位字段）被設置成1FFh。 程序計數(shù)器程序計數(shù)器PC設置成設置成FF80h。 擴展程序計數(shù)器擴展程序計數(shù)器XPC被清零（如果被清零（如果XPC可用）。可用）。

14、不管不管 位的狀態(tài)如何，將位的狀態(tài)如何，將FF80h加到地址總線上。加到地址總線上。 數(shù)據(jù)總線變?yōu)楦咦锠顟B(tài)。數(shù)據(jù)總線變?yōu)楦咦锠顟B(tài)。 控制線處于無效狀態(tài)。控制線處于無效狀態(tài)。 產(chǎn)生中斷應答信號產(chǎn)生中斷應答信號 （低電平）。（低電平）。 ST1中的中斷方式位中的中斷方式位INTM置置1，關閉所有可屏蔽中斷。，關閉所有可屏蔽中斷。 中斷標志寄存器中斷標志寄存器IFR被清零，以清除中斷標志。被清零，以清除中斷標志。MCMP/IACKT 2 復位操作及復位系統(tǒng)設計復位操作及復位系統(tǒng)設計第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計6.3 系統(tǒng)設計與實現(xiàn)系統(tǒng)設計與實現(xiàn)192）.復位狀態(tài)復位狀態(tài)T

15、 TMS320C54x復位期間，處理器進行以下操作：復位期間，處理器進行以下操作： 單指令重復計數(shù)器（單指令重復計數(shù)器（RC）被清除。）被清除。 產(chǎn)生同步復位信號產(chǎn)生同步復位信號 ，用于初始化片內(nèi)外設。，用于初始化片內(nèi)外設。 狀態(tài)寄存器狀態(tài)寄存器ST0=1800h，即以下的狀態(tài)位被設置成它們的初，即以下的狀態(tài)位被設置成它們的初始值：始值：ARP=0，TC=1，C=1，OVA=0，OVB=0，DP=0。 狀態(tài)寄存器狀態(tài)寄存器ST1=2900h，即以下的狀態(tài)位被設置成它們的初，即以下的狀態(tài)位被設置成它們的初始值：始值：BRAF=0 ，CPL=0，XF=1，HM=0，INTM=1，OVM=0，SXM

16、=1，C16=0，F(xiàn)RCT=0，CMPT=0，ASM=0。 處理器工作方式狀態(tài)寄存器處理器工作方式狀態(tài)寄存器PMST以下的狀態(tài)位被設置成它們以下的狀態(tài)位被設置成它們的初始值：的初始值：OVLY=0，AVIS=0，DROM=0，CLKOFF=0。SRESETT 2 復位操作及復位系統(tǒng)設計復位操作及復位系統(tǒng)設計第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計6.3 系統(tǒng)設計與實現(xiàn)系統(tǒng)設計與實現(xiàn)20 3).復位電路復位電路T TMS320C54x的復位有兩種方式，分別為軟件復位和硬件復的復位有兩種方式，分別為軟件復位和硬件復位。軟件復位是通過執(zhí)行指令實現(xiàn)處理器的復位。硬件復位電位。軟件復位是

17、通過執(zhí)行指令實現(xiàn)處理器的復位。硬件復位電路包括上電復位、手動復位和自動復位。路包括上電復位、手動復位和自動復位。 T TMS320C54x 提供了一個提供了一個/RS引腳，它是外部復位信號的輸引腳，它是外部復位信號的輸入端，該引腳可提供一種不可屏蔽的外部中斷，上電后，復入端，該引腳可提供一種不可屏蔽的外部中斷，上電后，復位引腳上的位引腳上的低電平必須保持低電平必須保持10個指令周期的時間個指令周期的時間，TMS32VC5402指令周期為指令周期為10ns，即需要，即需要100ns低電平；同低電平；同時考慮系統(tǒng)振蕩器達到穩(wěn)定工作狀態(tài)至少需要時考慮系統(tǒng)振蕩器達到穩(wěn)定工作狀態(tài)至少需要20ms，故復，

18、故復位電路至少要產(chǎn)生約位電路至少要產(chǎn)生約21ms的低電平的低電平。設計時復位參數(shù)一般。設計時復位參數(shù)一般大于大于21ms,以確保系統(tǒng)的振蕩電路起振，時鐘信號趨于穩(wěn)定以確保系統(tǒng)的振蕩電路起振，時鐘信號趨于穩(wěn)定且處理器的各個部分被正常初始化。且處理器的各個部分被正常初始化。 T 2 復位操作及復位系統(tǒng)設計復位操作及復位系統(tǒng)設計第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計6.3 系統(tǒng)設計與實現(xiàn)系統(tǒng)設計與實現(xiàn)213).復位電路復位電路 上電后，電容兩端的電壓不能上電后，電容兩端的電壓不能突變，要靠電阻突變，要靠電阻R充電，充電時間充電，充電時間由由RC參數(shù)決定，時間越長，參數(shù)決定，時間越長

19、，RS引腳低電平保持時間越長，復位引腳低電平保持時間越長，復位信號保持時間越長。手動復位在信號保持時間越長。手動復位在上電復位基礎上增加按鍵及上電復位基礎上增加按鍵及R1。按鍵閉合時，按鍵閉合時，R1與與C串聯(lián)，串聯(lián)，C上的上的電荷放電，使電荷放電，使C上的電壓降為上的電壓降為0，開始復位，復位時間由按鍵保持開始復位，復位時間由按鍵保持時間控制。按鍵松開后，時間控制。按鍵松開后，C通過電通過電阻阻R充電，充電完成后保持為高電充電，充電完成后保持為高電平。平。R1C的時間常數(shù)較小。的時間常數(shù)較小。T 2 復位操作及復位系統(tǒng)設計復位操作及復位系統(tǒng)設計第第6章章 TMS320C54x最小系統(tǒng)設計最小

20、系統(tǒng)設計6.3 系統(tǒng)設計與實現(xiàn)系統(tǒng)設計與實現(xiàn)223).復位電路復位電路 最有效的硬件保護措施是采最有效的硬件保護措施是采用具有自動監(jiān)視功能的自動復用具有自動監(jiān)視功能的自動復位電路，俗稱位電路，俗稱“看門狗看門狗”電路。電路。自動復位除能上電復位外，還自動復位除能上電復位外，還能監(jiān)視系統(tǒng)運行，當系統(tǒng)發(fā)生能監(jiān)視系統(tǒng)運行，當系統(tǒng)發(fā)生故障或者死機后可實現(xiàn)自動復故障或者死機后可實現(xiàn)自動復位。當系統(tǒng)正常運行時，在規(guī)位。當系統(tǒng)正常運行時，在規(guī)定的時間內(nèi)監(jiān)視線輸出規(guī)則變定的時間內(nèi)監(jiān)視線輸出規(guī)則變化的高低電平信號，若在規(guī)定化的高低電平信號，若在規(guī)定的時間內(nèi)該信號不發(fā)生變化，的時間內(nèi)該信號不發(fā)生變化，自動復位電路

21、就認為系統(tǒng)故障，自動復位電路就認為系統(tǒng)故障，進行復位。進行復位。T 2 復位操作及復位系統(tǒng)設計復位操作及復位系統(tǒng)設計第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計6.3 系統(tǒng)設計與實現(xiàn)系統(tǒng)設計與實現(xiàn)233).復位電路復位電路 系統(tǒng)上電后，系統(tǒng)上電后，MAX706R在在RESET引腳輸出復位信號；引腳輸出復位信號；上電后，上電后，WDI端口監(jiān)視端口監(jiān)視DSP的的約定脈沖，若約定脈沖，若1.6s時間內(nèi)不能時間內(nèi)不能收到約定脈沖，即認為脈沖信收到約定脈沖，即認為脈沖信號不正常，號不正常，RESET/RESET將將自動發(fā)出復位信號；自動發(fā)出復位信號；PFI監(jiān)視監(jiān)視電源，如不正常，自動發(fā)出復電

22、源，如不正常，自動發(fā)出復位信號。位信號。引腳名稱引腳名稱作用作用MR手動復位輸入觸發(fā)端VCC電源輸入端GND電源接地端PFI電源故障監(jiān)視輸入端PFO電源故障輸出端WDI看門狗輸入NCRESET低電平有效復位輸出端RESET高電平有效復位輸出端WDO看門狗輸出端MAX706R引腳說明引腳說明T 2 復位操作及復位系統(tǒng)設計復位操作及復位系統(tǒng)設計第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計6.3 系統(tǒng)設計與實現(xiàn)系統(tǒng)設計與實現(xiàn)243). 復位電路復位電路 RC復位電路圖（手動）復位電路圖（手動）T 2 復位操作及復位系統(tǒng)設計復位操作及復位系統(tǒng)設計第第6章章 TMS320C54x最小系統(tǒng)設計

23、最小系統(tǒng)設計6.3 系統(tǒng)設計與實現(xiàn)系統(tǒng)設計與實現(xiàn)手動復位電路參考參數(shù)手動復位電路參考參數(shù)25T 工作時鐘的設定：外部輸入的時鐘經(jīng)過倍頻以后，產(chǎn)生工作時鐘的設定：外部輸入的時鐘經(jīng)過倍頻以后，產(chǎn)生CPU的工作時鐘以及同步接口所需的時鐘信號，時鐘信號的好壞的工作時鐘以及同步接口所需的時鐘信號，時鐘信號的好壞直接決定了系統(tǒng)的穩(wěn)定性，直接決定了系統(tǒng)的穩(wěn)定性，TMS320VC5402提供了內(nèi)部和提供了內(nèi)部和外部兩種方式的時鐘發(fā)生模式。外部兩種方式的時鐘發(fā)生模式。T 3. 時鐘發(fā)生器時鐘發(fā)生器第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計6.3 系統(tǒng)設計與實現(xiàn)系統(tǒng)設計與實現(xiàn)T 時鐘發(fā)生器用來為時鐘

24、發(fā)生器用來為TMS320C54x 提供時鐘信號，它由內(nèi)提供時鐘信號，它由內(nèi)部振蕩器和鎖相環(huán)（部振蕩器和鎖相環(huán)（PLL）電路組成。）電路組成。26T 時鐘發(fā)生器工作時需要一個參考時鐘輸入，它可以由以下兩種時鐘發(fā)生器工作時需要一個參考時鐘輸入，它可以由以下兩種方式提供：方式提供：T (1).內(nèi)部晶體振蕩器。內(nèi)部晶體振蕩器。將一個晶體跨接在將一個晶體跨接在TMS320C54x的的X1和和X2/CLKIN引腳兩端，同時引腳兩端，同時CLKMD引腳必須設置啟動內(nèi)部振蕩引腳必須設置啟動內(nèi)部振蕩器模式。器模式。T (2).外部參考時鐘源。外部參考時鐘源。直接將外部時鐘接入直接將外部時鐘接入X2/CLKIN引

25、腳，引腳，X1引腳懸空。引腳懸空。T 1）.參考時鐘輸入方式參考時鐘輸入方式T 3. 時鐘發(fā)生器時鐘發(fā)生器第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計6.3 系統(tǒng)設計與實現(xiàn)系統(tǒng)設計與實現(xiàn)27T 鎖相環(huán)（鎖相環(huán)（PLL,Phase-Locked LoopPLL,Phase-Locked Loop）是一種反饋控制電路是一種反饋控制電路。PLLPLL通常由鑒通常由鑒相器（相器（PD,Phase DetectorPD,Phase Detector）、）、環(huán)路濾波器（環(huán)路濾波器（LF,Loop FilterLF,Loop Filter）和壓控振蕩器和壓控振蕩器（VCO,Voltage Con

26、trolled OscillatorVCO,Voltage Controlled Oscillator）三部分組成。鑒相器又稱為相位比較三部分組成。鑒相器又稱為相位比較器，它的作用是檢測輸入信號和輸出信號的相位差，并將檢測出的相位差信器，它的作用是檢測輸入信號和輸出信號的相位差，并將檢測出的相位差信號轉(zhuǎn)換成電壓信號輸出，該信號經(jīng)低通濾波器濾波后形成壓控振蕩器的控制號轉(zhuǎn)換成電壓信號輸出，該信號經(jīng)低通濾波器濾波后形成壓控振蕩器的控制電壓，對振蕩器輸出信號的頻率實施控制。鎖相環(huán)在工作的過程中，當輸出電壓，對振蕩器輸出信號的頻率實施控制。鎖相環(huán)在工作的過程中，當輸出信號的頻率與輸入信號的頻率相等時，輸

27、出電壓與輸入電壓保持固定的相位信號的頻率與輸入信號的頻率相等時，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環(huán)名稱的由來。差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環(huán)名稱的由來。PLLPLL利用外部輸入的參考信號控制環(huán)路內(nèi)部振蕩信號的頻率和相位利用外部輸入的參考信號控制環(huán)路內(nèi)部振蕩信號的頻率和相位, ,可以實現(xiàn)可以實現(xiàn)輸出信號頻率對輸入信號頻率的自動跟蹤。輸出信號頻率對輸入信號頻率的自動跟蹤。T TMS320C54x內(nèi)部的鎖相環(huán)（內(nèi)部的鎖相環(huán)（PLL）電路具有頻率放大和信號）電路具有頻率放大和信號提純的功能。提純的功能。TMS320C54x有兩種不

28、同類型的有兩種不同類型的PLL，即硬件配，即硬件配置的置的PLL和軟件可編程和軟件可編程PLL。 T 2).PLL類型及配置方式類型及配置方式T 3. 時鐘發(fā)生器時鐘發(fā)生器第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計6.3 系統(tǒng)設計與實現(xiàn)系統(tǒng)設計與實現(xiàn)28T (1).硬件配置的硬件配置的PLL T 所謂硬件配置的所謂硬件配置的PLL，就是通過設定，就是通過設定TMS320C54x的的3個時鐘個時鐘模式模式引腳引腳CLKMD1、CLKMD2、CLKMD3的狀態(tài)，選定時鐘方的狀態(tài)，選定時鐘方式，即選擇片內(nèi)振動時鐘與外部參考時鐘的倍頻。具體的配置式，即選擇片內(nèi)振動時鐘與外部參考時鐘的倍頻

29、。具體的配置方式如方式如 下表所示。下表所示。(3引腳配置引腳配置)引腳狀態(tài)引腳狀態(tài)時鐘方式時鐘方式CLKMD1CLKMD2CLKMD3選擇方案選擇方案1選擇方案選擇方案2000用外部時鐘源，用外部時鐘源，PLL3用外部時鐘源，用外部時鐘源，PLL5110用外部時鐘源，用外部時鐘源，PLL2用外部時鐘源，用外部時鐘源，PLL4100用內(nèi)部振蕩器，用內(nèi)部振蕩器，PLL3用內(nèi)部振蕩器，用內(nèi)部振蕩器，PLL5010用外部時鐘源，用外部時鐘源，PLL1.5用外部時鐘源，用外部時鐘源，PLL4.5001用外部時鐘源，頻率除以用外部時鐘源，頻率除以2用外部時鐘源，頻率除以用外部時鐘源，頻率除以2111用內(nèi)

30、部振蕩器，頻率除以用內(nèi)部振蕩器，頻率除以2用內(nèi)部振蕩器，頻率除以用內(nèi)部振蕩器，頻率除以2101用外部時鐘源，用外部時鐘源，PLL1用外部時鐘源，用外部時鐘源，PLL1011停止方式停止方式停止方式停止方式說明說明: (1)不用不用PLL時，時，CPU頻率是外部或內(nèi)部時鐘頻率的一半；頻率是外部或內(nèi)部時鐘頻率的一半； (2)使用使用PLL時，時，CPU頻率是外部或內(nèi)部時鐘頻率乘以頻率是外部或內(nèi)部時鐘頻率乘以N（PLLxN）；）； (3)選擇方案選擇方案1，2針對不同的器件；針對不同的器件； (4)停止方式表示停止方式表示PLL被禁止，系統(tǒng)時鐘不提供給被禁止，系統(tǒng)時鐘不提供給CPU外設，一種省電方式

31、。外設，一種省電方式。T 3. 時鐘發(fā)生器時鐘發(fā)生器第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計6.3 系統(tǒng)設計與實現(xiàn)系統(tǒng)設計與實現(xiàn)29T (2).軟件可編程軟件可編程PLL T 軟件可編程軟件可編程PLL是一種高度靈活的時鐘控制方式。它的是一種高度靈活的時鐘控制方式。它的時鐘定時鐘定標器標器提供各種時鐘乘法器系數(shù)，并能直接接通和關斷提供各種時鐘乘法器系數(shù)，并能直接接通和關斷PLL。PLL的鎖定定時器可以用于延遲轉(zhuǎn)換的鎖定定時器可以用于延遲轉(zhuǎn)換PLL的時鐘方式，直到鎖的時鐘方式，直到鎖定為止。通過編程時鐘方式寄存器定為止。通過編程時鐘方式寄存器CLKMD實現(xiàn)。實現(xiàn)。T 通過軟件編程

32、，可以選用以下兩種時鐘方式中的一種，即通過軟件編程，可以選用以下兩種時鐘方式中的一種，即T PLL方式：方式：倍頻方式倍頻方式，輸入時鐘，輸入時鐘CLKIN乘以乘以31個可能的因子中個可能的因子中的一個因子，這些因子的取值范圍是的一個因子，這些因子的取值范圍是0.2515，它們可以通過，它們可以通過PLL電路獲得。電路獲得。T DIV方式：方式：分頻方式分頻方式，輸入時鐘，輸入時鐘CLKIN除以除以2或或4。當使用分頻。當使用分頻模式時，所有的模擬電路，包括模式時，所有的模擬電路，包括PLL電路都關斷，以使功耗降電路都關斷，以使功耗降到最小。到最小。T 3. 時鐘發(fā)生器時鐘發(fā)生器第第6章章 T

33、MS320C54x最小系統(tǒng)設計最小系統(tǒng)設計6.3 系統(tǒng)設計與實現(xiàn)系統(tǒng)設計與實現(xiàn)30T (2).軟件可編程軟件可編程PLL T DSP復位后，時鐘方式則由復位后，時鐘方式則由3個外部引腳（個外部引腳（CLKMD1、C L K M D 2 和和 C L K M D 3 ） 的 狀 態(tài) 所 決 定 。 下 表 列 出 了） 的 狀 態(tài) 所 決 定 。 下 表 列 出 了TMS320VC5402復位時復位時CLKMD1/2/3管腳和時鐘方式寄存器管腳和時鐘方式寄存器（CLKMD，地址為，地址為58h）及時鐘的關系。）及時鐘的關系。引腳狀態(tài)引腳狀態(tài)CLKMD寄存器復位寄存器復位值值時鐘方式時鐘方式CLK

34、MD1CLKMD2CLKMD3000E007h用內(nèi)部振蕩器，用內(nèi)部振蕩器，PLL150019007h用內(nèi)部振蕩器，用內(nèi)部振蕩器，PLL100104007h用內(nèi)部振蕩器，用內(nèi)部振蕩器，PLL51001007h用內(nèi)部時鐘源，用內(nèi)部時鐘源，PLL2110F007h用內(nèi)部振蕩器，用內(nèi)部振蕩器，PLL11110000h用內(nèi)部振蕩器，頻率除以用內(nèi)部振蕩器，頻率除以2，PLL不工作不工作101F000h用內(nèi)部振蕩器，頻率除以用內(nèi)部振蕩器，頻率除以4，PLL不工作不工作011保留保留復位后，根據(jù)需要重新編程加載復位后，根據(jù)需要重新編程加載CLKMD寄存器以選擇時鐘方式寄存器以選擇時鐘方式T 3. 時鐘發(fā)生器時

35、鐘發(fā)生器第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計6.3 系統(tǒng)設計與實現(xiàn)系統(tǒng)設計與實現(xiàn)31T 3). CLKMD寄存器及作用寄存器及作用T CLKMD寄存器用來定義寄存器用來定義PLL時鐘模塊中的時鐘配置，屬于存儲時鐘模塊中的時鐘配置，屬于存儲器映射寄存器，地址為器映射寄存器，地址為58h。（使能位低電平有效）。（使能位低電平有效）1512(4)11103(8)210PLLMULPLLDIVPLLCOUNTPLL ON/OFFPLLNDIVPLLSTATUSPULLMUL: 和和PLLDIV、PLLNDIV共同決定共同決定PLL的乘系數(shù)的乘系數(shù)PULLCOUNT: PLL計數(shù)器，

36、防止處理器鎖定；計數(shù)器，防止處理器鎖定；PULLON/OFF: PLL開關，和開關，和PLLNDIV一起使能或禁止一起使能或禁止PLL PLLON/OFF=0，PLLNDIV=0，關，關PLL PLLON/OFF=1，PLLNDIV=0，開，開PLL PLLON/OFF=X，PLLNDIV=1，開，開PLL T 3. 時鐘發(fā)生器時鐘發(fā)生器第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計6.3 系統(tǒng)設計與實現(xiàn)系統(tǒng)設計與實現(xiàn)32T 3). CLKMD寄存器及作用寄存器及作用1512(4)11103(8)210PLLMULPLLDIVPLLCOUNTPLL ON/OFFPLLNDIVPLLS

37、TATUSPULLNDIV:PLL時鐘方式選擇位時鐘方式選擇位 PLLNDIV=0，采用，采用DIV方式方式 PLLNDIV=1，采用，采用PLL方式方式PULLSTATUS:PLL狀態(tài)位狀態(tài)位 PLLSTATUS=0，表示當前使用，表示當前使用DIV方式方式 PLLSTATUS=1，表示當前使用，表示當前使用PLL方式方式 T 3. 時鐘發(fā)生器時鐘發(fā)生器第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計6.3 系統(tǒng)設計與實現(xiàn)系統(tǒng)設計與實現(xiàn)33T 3). CLKMD寄存器及作用寄存器及作用1512(4)11103(8)210PLLMULIPLLDIVPLLCOUNTPLL ON/OFFP

38、LLNDIVPLLSTATUSPULLNDIV:PLL時鐘方式選擇位時鐘方式選擇位 PLLNDIV=0，采用，采用DIV方式方式 PLLNDIV=1，采用，采用PLL方式方式PULLSTATUS:PLL狀態(tài)位狀態(tài)位 PLLSTATUS=0，表示當前使用，表示當前使用DIV方式方式 PLLSTATUS=1，表示當前使用，表示當前使用PLL方式方式 T 3. 時鐘發(fā)生器時鐘發(fā)生器第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計6.3 系統(tǒng)設計與實現(xiàn)系統(tǒng)設計與實現(xiàn)34T 3. CLKMD寄存器及作用寄存器及作用PLLNDIVPLLDIVPLLMUL(4位字段位字段)乘數(shù)因子乘數(shù)因子0 x01

39、40.5（1/2）0 x150.25(1/4)10014PULLMUL+110151110或偶數(shù)或偶數(shù)PULLMUL/2+0.511奇數(shù)奇數(shù)PULLMUL/4PLL乘系數(shù)乘系數(shù)T 3. 時鐘發(fā)生器時鐘發(fā)生器第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計6.3 系統(tǒng)設計與實現(xiàn)系統(tǒng)設計與實現(xiàn)35T 3). CLKMD寄存器及作用寄存器及作用PLL鎖定之前，它不能作時鐘用，鎖定之前，它不能作時鐘用，PLL未鎖定期間，時鐘未鎖定期間，時鐘發(fā)生器工作在發(fā)生器工作在DIV方式下，直到方式下，直到PLLCOUNT減為減為0后，后，PLL才開始對才開始對CPU定時；為此需要對定時；為此需要對PLLC

40、OUNT編程以控編程以控制制PLL鎖定自動延遲時間。鎖定自動延遲時間。PLLCOUNT加載后，每來加載后，每來16個個輸入時鐘脈沖（輸入時鐘脈沖（CLKIN）減）減1，直到減為，直到減為0，PLL鎖定，并鎖定，并置置PLLSTATUS=1。PULLCOUNTLockup Time/(16xTCLKIN)T 3. 時鐘發(fā)生器時鐘發(fā)生器第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計6.3 系統(tǒng)設計與實現(xiàn)系統(tǒng)設計與實現(xiàn)36T 3. CLKMD寄存器及作用寄存器及作用例：已知例：已知CLKIN的頻率為的頻率為13MHz,配置配置PLLx3方式：方式：分析：分析： 配置配置PLLON/OFF=

41、1，開，開PLL； 乘系數(shù)為乘系數(shù)為3，按照表格第，按照表格第4行行PLL方式，方式， PLLMUL=0010,PLLDIV=0,PLLNDIV=1;依據(jù)依據(jù)PULLCOUNTLockup Time/(16xTCLKIN)；若；若鎖定時間設定為鎖定時間設定為50us;則則PULLCOUNT41編程加載編程加載CLKMD:STM #0010000101001111, CLKMDT 3. 時鐘發(fā)生器時鐘發(fā)生器第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計6.3 系統(tǒng)設計與實現(xiàn)系統(tǒng)設計與實現(xiàn)37T TMS320C54x具有多種省電方式，當暫時沒有處理任務時，不具有多種省電方式，當暫時沒有處

42、理任務時，不必使處理器一直處于工作狀態(tài)，通過軟件配置可以使必使處理器一直處于工作狀態(tài)，通過軟件配置可以使CPU暫停暫停工作，處于休眠狀態(tài)，使片內(nèi)外設停止工作，以減小功耗，但工作，處于休眠狀態(tài)，使片內(nèi)外設停止工作，以減小功耗，但CPU的工作狀態(tài)和處理數(shù)據(jù)得以保存。當省電方式結束后，可的工作狀態(tài)和處理數(shù)據(jù)得以保存。當省電方式結束后，可通過中斷或復位隨時喚醒通過中斷或復位隨時喚醒CPU，再重新進行正常的工作。這樣，再重新進行正常的工作。這樣就可以達到降低功耗、節(jié)省能源的目的。就可以達到降低功耗、節(jié)省能源的目的。 T TMS320C54x主要有主要有4種省電方式，分別為閑置方式種省電方式，分別為閑置方

43、式1（IDLE1）、閑置方式）、閑置方式2（IDLE2）、閑置方式）、閑置方式3（IDLE3）和）和保持方式。保持方式。 可以通過執(zhí)行可以通過執(zhí)行IDLE1、IDLE2和和IDLE3這三條指令這三條指令中的一條使處理器進入相應的閑置方式；或通過控制信號的配中的一條使處理器進入相應的閑置方式；或通過控制信號的配置（使外部引腳置（使外部引腳HOLD=0，ST1的狀態(tài)位的狀態(tài)位HM=1，暫停處理器，暫停處理器工作）實現(xiàn)保持方式。工作）實現(xiàn)保持方式。 T 4. TMS320C54x省電方式及實現(xiàn)省電方式及實現(xiàn)第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計6.3 系統(tǒng)設計與實現(xiàn)系統(tǒng)設計與實現(xiàn)3

44、8T TMS320C54x的的4種省電方式的操作如下種省電方式的操作如下T 4. TMS320C54x省電方式及實現(xiàn)省電方式及實現(xiàn)第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計6.3 系統(tǒng)設計與實現(xiàn)系統(tǒng)設計與實現(xiàn)使用IDLE K指令；不影響三總線391).閑置方式閑置方式1（IDLE1） T 執(zhí)行執(zhí)行IDLE1指令可使指令可使TMS320C54x進入閑置方式進入閑置方式1。在這種方式。在這種方式下，下，CPU的時鐘停止工作，但片內(nèi)外設的時鐘沒有停止，因的時鐘停止工作，但片內(nèi)外設的時鐘沒有停止，因此，片內(nèi)外設仍然可以工作，如片內(nèi)定時器仍可進行計數(shù)定此，片內(nèi)外設仍然可以工作，如片內(nèi)定時器

45、仍可進行計數(shù)定時。時。2).閑置方式閑置方式2（IDLE2） T 執(zhí)行執(zhí)行IDLE2指令可使指令可使TMS320C54x進入閑置方式進入閑置方式2。在這種方式。在這種方式下，下，CPU和片內(nèi)外設同時停止工作，但是和片內(nèi)外設同時停止工作，但是DSP系統(tǒng)的鎖相環(huán)仍系統(tǒng)的鎖相環(huán)仍保持活動狀態(tài)，以便可以從閑置方式保持活動狀態(tài)，以便可以從閑置方式2快速恢復。這種方法使系快速恢復。這種方法使系統(tǒng)功耗明顯降低。統(tǒng)功耗明顯降低。 T 4. TMS320C54x省電方式及實現(xiàn)省電方式及實現(xiàn)第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計6.3 系統(tǒng)設計與實現(xiàn)系統(tǒng)設計與實現(xiàn)403).閑置方式閑置方式3（I

46、DLE3） T 執(zhí)行執(zhí)行IDLE3指令可使指令可使TMS320C54x進入閑置方式進入閑置方式3。在這種方式。在這種方式下，下，CPU、片內(nèi)外設和鎖相環(huán)（、片內(nèi)外設和鎖相環(huán)（PLL）全部停止工作。這種方）全部停止工作。這種方式是一種完全關閉模式，大幅度的降低了系統(tǒng)功耗。式是一種完全關閉模式，大幅度的降低了系統(tǒng)功耗。 4).保持方式保持方式 T 保持方式是另外一種省電方式。當外部引腳保持方式是另外一種省電方式。當外部引腳/HOLD為低電平為低電平時，它使時，它使CPU的地址總線、數(shù)據(jù)總線和控制總線進入高阻狀的地址總線、數(shù)據(jù)總線和控制總線進入高阻狀態(tài)，并根據(jù)態(tài)，并根據(jù)ST1中的保持方式位中的保持方

47、式位HM來終止來終止CPU運行，若運行，若HM=0，CPU繼續(xù)讀取指令并執(zhí)行，繼續(xù)讀取指令并執(zhí)行，HM=1，CPU停止工作。停止工作。5).其他降低功耗的功能其他降低功耗的功能T 除了上述四種省電方式外，還可以通過外部總線關斷、時鐘輸除了上述四種省電方式外，還可以通過外部總線關斷、時鐘輸出（出（CLKOUT）關斷、）關斷、PLL分頻模式來降低處理器的功耗。分頻模式來降低處理器的功耗。T 4. TMS320C54x省電方式及實現(xiàn)省電方式及實現(xiàn)第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計6.3 系統(tǒng)設計與實現(xiàn)系統(tǒng)設計與實現(xiàn)41T TMS320C54x通過兩個專用的可用軟件控制的引腳提供

48、通用通過兩個專用的可用軟件控制的引腳提供通用的的I/O功能。這兩個專用的引腳分別是跳轉(zhuǎn)控制功能。這兩個專用的引腳分別是跳轉(zhuǎn)控制輸入輸入引腳引腳 和外部標志和外部標志輸出輸出引腳引腳XF。T 1.跳轉(zhuǎn)控制輸入引腳跳轉(zhuǎn)控制輸入引腳T 跳轉(zhuǎn)控制輸入引腳可以用來監(jiān)視外部接口器件的狀態(tài)。跳轉(zhuǎn)控制輸入引腳可以用來監(jiān)視外部接口器件的狀態(tài)。T 2.外部標志輸出引腳外部標志輸出引腳XFT 外部標志輸出引腳外部標志輸出引腳XF是一個軟件控制的輸出引腳，可以用來是一個軟件控制的輸出引腳，可以用來給外部器件發(fā)信號。給外部器件發(fā)信號。 BIOBIOT 5.通用通用I/O引腳及應用引腳及應用第第6章章 TMS320C54

49、x最小系統(tǒng)設計最小系統(tǒng)設計6.3 系統(tǒng)設計與實現(xiàn)系統(tǒng)設計與實現(xiàn)42T 例例 控制示例控制示例T XC 2, BIO ;該指令通過查詢外部引腳該指令通過查詢外部引腳 的狀態(tài)來控制程序的走向。的狀態(tài)來控制程序的走向。當滿足條件當滿足條件 =0時，則執(zhí)行后面的一條雙字或兩條單字指令，否則，執(zhí)時，則執(zhí)行后面的一條雙字或兩條單字指令，否則，執(zhí)行兩條行兩條NOP指令。指令。T 例例 XF控制示例控制示例T SSBX XF ;置位置位(1) XF引腳引腳T RSBX XF ;復位復位(0) XF引腳引腳BIOBIOBIOT 5.通用通用I/O引腳及應用引腳及應用第第6章章 TMS320C54x最小系統(tǒng)設計最小系統(tǒng)設計6.3 系統(tǒng)設計與實現(xiàn)系統(tǒng)設計與實現(xiàn)43