1、 EDA技術設計報告 設計題目正弦信號發生器的設計 院 系： 信息工程學院 專 業：通信工程_ 學 號： 姓 名： _一設計任務及要求 1.設計任務:利用實驗箱上的D/A轉換器和示波器設計正弦波發生器，可以在示波器上觀察到正弦波 2.設計要求: （1） 用VHDL編寫正弦波掃描驅動電路 （2）設計可以產生正弦波信號的電路 （3）連接實驗箱上的D/A轉換器和示波器，觀察正弦波波形二設計方案（1）設計能存儲數據的ROM模塊，將正弦波的正弦信號數據存儲在在ROM中，通過地址發生器讀取，將正弦波信號輸入八位D/A轉化器，在示波器上觀察波形&#

2、160;  （2）用VHDL編寫正弦波信號數據，將正弦波信號輸入八位D/A轉化器，在示波器上觀察波形 并轉串輸出7根地址線8位ROM計數器RSTCLKTLV5620D/A轉換三設計框圖圖 1 設計框圖信號發生器主要由以下幾個部分構成：計數器用于對數據進行采樣，ROM用于存儲待采樣的波形幅度數值，TLV5620用于將采集的到正弦波數字量變為模擬量，最后通過示波器進行測量獲得的波形。其中，ROM設置為7根地址線，8個數據位，8位并行輸出。TLV5260為串行輸入的D/A轉換芯片，因此要把ROM中并行輸出的數據進行并轉串。四實現步驟1.定制ROMROM的數據位選擇為8位

3、，數據數選擇128個。利用megawizard plug-in manager定制正弦信號數據ROM宏功能塊，并將上面的波形數據加載于此ROM中。如圖3所示。圖2 ROM存儲的數據圖3 調入ROM初始化數據文件并選擇在系統讀寫功能2.設計頂層頂層設計主要是通過編寫VHDL語言或設計原理圖用于產生計數信號和調用room存儲的數據并輸出。在此步驟里要建立EDA工程文件，工程文件結構如圖4所示，SIN_CNT中的VHDL代碼如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENT

4、ITY SIN_GNT ISPORT ( RST, CLK, EN : IN STD_LOGIC;ADDR : OUT STD_LOGIC_VECTOR(6 DOWNTO 0);DOUT : OUT STD_LOGIC_VECTOR(7 DOWNTO 0) );END SIN_GNT;ARCHITECTURE BEHAVIOR OF SIN_GNT ISCOMPONENT ROM ISPORT ( address : IN STD_LOGIC_VECTOR(6 DOWNTO 0);inclock : IN STD_LOGIC;q : OUT STD_LOGIC_VECTOR(7 DOWNTO

5、0) );END COMPONENT;SIGNAL Q : STD_LOGIC_VECTOR(6 DOWNTO 0);BEGINU : ROM PORT MAP ( address => Q,inclock => CLK,q => DOUT);PROCESS(CLK, RST, EN)BEGINIF RST = '0' THENQ <= "0000000"ELSIF CLK'EVENT AND CLK = '1' THENIF EN = '1' THENQ <= Q + 1;END IF;

6、END IF;END PROCESS;ADDR <= Q;END BEHAVIOR;工程文件的建立步驟簡述如下：1、新建一個文件夾。利用資源管理器，新建一個文件夾,如：E: SIN_GNT 。注意，文件夾名不能用中文。 2、輸入源程序。打開QuartusII，選擇菜單“File”“New”，在New窗中的“Device Design Files”中選擇編譯文件的語言類型，這里選“VHDL Files”。然后在VHDL文本編譯窗中鍵入如圖4所示的VHDL程序。圖4 Quartusii 編輯代碼窗口3、文件存盤。選擇“File”“Save As”，找到已設立的文件夾e :

7、 SIN_GNT ，存盤文件名應該與實體名一致，即singt.vhd。當出現問句“Do you want to create”時，若選“否”，可按以下的方法進入創建工程流程；若選“是”，則直接進入創建工程流程，創建工程流程如下：3.1、建立新工程管理窗。選擇菜單“File”“New Preject Wizard”，即彈出工程設置對話框。點擊此框最上一欄右側的按鈕“”，找到文件夾E: SIN_GNT ，選中已存盤的文件singt.vhd（一般應該設定頂層設計文件為工程），再點擊“打開”，即出現如圖5所示設置情況。其中第一行表示工程所在的

8、工作庫文件夾；第二行表示此項工程的工程名，此工程名可以取任何其它的名，通常直接用頂層文件的實體名作為工程名，第三行是頂層文件的實體名。 3.2、將設計文件加入工程中。然后點擊下方的“Next” 按鈕，在彈出的對話框中點擊“File”欄的按鈕，將此工程相關的所有VHDL文件加入進此工程(如果有的話)，即得到如圖6所示的情況。工程的文件加入的方法有兩種：第1種是點擊右邊的“Add All”按鈕，將設定的工程目錄中的所有VHD文件加入到工程文件欄中；第2種方法是點擊“”按鈕，從工程目錄中選出相關的VHDL文件。圖5 為工程文件命名3.3、選擇仿真器和綜合器類型。點擊圖6的“Next”按鈕，這時彈出的

9、窗是選擇仿真器和綜合器類型的，如果都是選默認的“NONE”，表示都選QuartusII中自帶的仿真器和綜合器，因此，在此都選默認項“NONE”。 3.4、選擇目標芯片。再次點擊“Next”，選擇目標芯片。首先在“Family”欄選芯片系列，在此選“Cyclone”系列，并在此欄下選“Yes”，即選擇一確定目標器件。再按鍵“Next”，選擇此系列的具體芯片：EP1T3C144C8（圖7），按鍵“Next”后，彈出工程設置統計窗口，以上列出了此項工程的相關設置情況。 圖6 添加工程文件圖7 選擇器件芯片類型3.5、結束設置。最后按鍵“Finish”，即已設定好此工程（圖8），此工程管理窗主要顯示工

10、程項目的層次結構。圖8 Quartusii中EDA工程文件結構對程序進行編譯，以測程序是否有錯誤，最終生成的原理圖圖9。圖9 編譯仿真后生成的原理圖4.仿真仿真就是對設計項目進行一項全面徹底的測試，以確保設計項目的功能和時序特性，以及最后的硬件器件的功能與原設計相吻合。仿真操作前必須利用QuartusII的波形編輯器建立一個矢量波形文件以作仿真激勵。VWF文件將仿真輸入矢量和仿真輸出描述成為一波形的圖形來實現仿真。QuartusII允許對整個設計項目進行仿真測試，也可以對該設計中的任何子模塊進行仿真測試。方法是設定為“Simulation focus”。仿真設定單元（Simulati

11、on Settings）允許設計者指定該模塊的仿真類型，仿真覆蓋的時序和矢量激勵源等。Time/Vectors仿真參數設定窗允許設定仿真時間區域，以及矢量激勵源。對工程的編譯通過后，必須對其功能和時序性質進行仿真測試，以了解設計結果是否滿足原設計要求。步驟如下：4.1、打開波形編輯器。選擇菜單File中的New項，在New窗中選“Other Files”中的“Vector Waveform File”，點擊OK，即出現空白的波形編輯器。4.2、設置仿真時間區域。為了使仿真時間軸設置在一個合理的時間區域上，在Edit菜單中選擇“End Time”

12、項，在彈出的窗中的“Time”窗中鍵入50，單位選“us”，即整個仿真域的時間即設定為50微秒，點擊OK，結束設置。4.3、存盤波形文件。選擇File中的“Save as”，將以名為cnt4b.vwf（默認名）的波形文件存入文件夾E:sin_gnt中。 圖10 工程仿真圖形4.4、輸入信號節點。將計數器計的端口信號節點選入此波形編輯器中。方法是首先選View 菜單中的“Utility Windows”項的“Node Finder”選項。其對話框如圖3-21所示，在Filter框中選Pins : all，然后點擊“List”鈕。于是在下方的“Nodes Found”窗中出現了

13、設計中的singt工程的所有端口引腳名（如果此對話框中的“List”不顯示，需要重新編譯一次，即選Processing Start Compilation，然后再重復以上操作過程）。用鼠標將重要的端口節點CLK和輸出總線信號DOUT都拖到波形編輯窗，點擊波形窗左側的全屏顯示鈕，使全屏顯示，并點擊放大縮小鈕后，用鼠標在波形編輯區域右鍵點擊，使仿真坐標處于適當位置。4.5、編輯輸入波形（輸入激勵信號）。點擊時鐘名CLK，使之變蘭色，再點擊左列的時鐘設置鍵，在Clock窗中設置CLK的周期為3us；所示的Clock窗中的“Duty cycle”是占空比，可選50，即50%占空比，再對文件存

14、盤。4.6、總線數據格式設置。如果點擊如圖3-22所示的輸出信號“DOUT”左旁的“+”，則將展開此總線中的所有信號；如果雙擊此“+”號左旁的信號標記，將彈出對該信號數據格式設置的對話框。在該對話框的“Radix”欄有4。4.7、啟動仿真器。所有設置完畢，在菜單Processing項選“Start Simulation”，直到出現“Simulation was successful”。在進行完工程仿真后便可以進行硬件仿真，將程序下載到鎖定了引腳的芯片上，芯片鎖定圖如下：圖11 引腳鎖定圖圖12 硬件仿真波形5.鏈接DA和波形測試將FPGA產生的波形數據介入到DA轉換芯片上，并設置同步脈沖。然后通過示波器觀察，便可看到如圖12和圖13的波形圖。圖12 波形測量1圖13 波形測量2五總結這次EDA實驗設計歷時兩個星期，學到很多很多的東西，同時不僅可以鞏固以前所學過的知識，而且學到了很多在書本上所沒有學到過的知識。主要可以從以下兩個方面進行總結。第一在專業知識上：EDA