1、摘要在由dsp芯片組成的信號處理系統中，a/d和d/a轉換器是非常重要的器件。輸入信號可以是各種各樣的形式，可以是語音信號或來自電話線的已調制數字信號，也可以是各種傳感器輸出的模擬信號。這些輸入信號首先經過放大和濾波，然后進行a/d轉換將模擬信號變換成數字信號，再由dsp芯片對數字信號進行某種形式的處理，如進行一系列的乘加-累加運算。經過處理后的數字信號由d/a轉換器變換成模擬信號，之后再進行平滑濾波，得到連續的模擬波形。綜上可知信號處理過程a/d和d/a轉換器的作用。該文主要介紹常用的a/d、d/a轉換器的使用原理，與dsp芯片的接口電路，以及關于a/d、d/a轉換器的dsp編程。關鍵詞：t

2、ms320vc5402 tlc320ad50c ccs5000目錄摘要i1設計概述12 芯片tlc320ad50c的詳細介紹32.1 tlc320ad50c概述32.2 tlc320ad50c特點32.3 tlc320ad50c引腳及功能框圖介紹53 系統硬件設計73.1 tms320vc5402系統電路設計73.2 tlc320ad50c與dsp的引腳連接方式94 系統軟件設計114.1 ad50的控制時序124.2 程序流程圖144.3 部分程序代碼145 心得體會17參考文獻181設計概述通常，一個典型的dsp系統應包括抗混疊濾波、數據采集a/d轉換器、數字信號處理器dsp、d/a轉換器

3、和低通濾波器等，其組成框圖如圖1.1所示。在許多應用系統中，為了應用dsp卓越的數字信號處理能力，我們必須先將模擬信號進行數字化（a/d轉換），再對采樣數據進行相應的算法處理，最后經過數字信號模擬化（d/a轉換）后輸出。在這些dsp應用系統中的關鍵問題是怎樣十分容易和高效地實現這些轉換，因此必然涉及到接口電路的設計。本文介紹一種單片內集成了adc通道和dac通道的模擬接口電路tlc320ad50c（以下簡稱ad50）與tms320vc5402緩沖串口的接口的設計實現方法，然后，基于這種接口電路的硬件設計，通過軟件編程實現信號的采集與回放。 圖1.1 典型的dsp數據處理系統框圖tms320vc

4、5402是ti公司生產的從屬于tms320c54x系列的一個工作靈活、高速、具有較高性價比、低功耗的16位定點通用dsp芯片。其主要特點包括：采用改進的哈佛結構，1條程序總線（pb），3條數據總線（cb、db、eb）和4條地址總線（pab，cab，dab，eab），帶有專用硬件邏輯cpu，片內存儲器，片內外圍專用的指令集，專用的匯編語言工具等。tms320vc5402含4k字節的片內rom和16k字節的雙存取ram，1個hpi（host port interface）接口，2個多通道緩沖單口mcbsp（multi-channel buffered serial port），單周期指令執行時間1

5、0ns，雙電源（1.8v和3.3v）供電，帶有符合ieee1149.1標準的jtag邊界掃描仿真邏輯。 ad50是ti公司生產的一個16位、音頻范圍（采樣頻率為2k22.05khz）、內含抗混疊濾波器和重構濾波器的模擬接口芯片，它有一個能與許多dsp芯片相連的同步串行通信接口。ad50c片內還包括一個定時器（調整采樣率和幀同步延時）和控制器（調整編程放大增益，鎖相環pll，主從模式）。ad50有28腳的塑料sop封裝（帶dw后綴）和48腳的塑料扁平封裝（帶pt后綴），體積較小，適應于便攜設備。ad50的工作溫度范圍是070，單一5v電源供電或5v和3.3v聯合供電，工作時的最大功耗為120 m

6、w。dsp（數字信號處理器）具有強大的數字信號處理能力，在其應用系統中，大多由adc和dac通道來完成對模擬信號的數字化處理。設計了基于一種集成adc和dac于一體的tlc320ad50c模擬接口電路與tms320vc5402定點dsp接口電路的硬件設計方法，并結合硬件電路實現主從模式下軟件的設計。2 芯片tlc320ad50c的詳細介紹2.1 tlc320ad50c概述tlc320ad50c使用過采樣的-技術提供從數字至模擬 （d/a）和模擬至數字（a/d）的高分辨率低速信號轉換。該器件包括兩個串行的同步轉換通道 （用于各自的數據方向）；在dac之前有一個插入濾波器（interpolatio

7、n filter）和adc之后有一個抽取濾波器（decimation filter）。其它的高級功能有片內時序和控制。-結構在低系統速度和低價格下產生高分辨率的模數和數模轉換。該器件的選項和電路結構可通過串行接口進行編程。其選項包括：復位、掉電、通信協議、串行時鐘率、信號采樣率、增益控制及測試方式等 。tlc320ad50c 的工作溫度范圍從0 70 。2.2 tlc320ad50c特點l 單5v 電源供電或5v 模擬、3v 數字電源l 工作方式時功耗 （pd ）100mw（最大）l 硬件掉電方式時功耗2.5mwl 通用 16 位信號處理l 2 的補碼數據格式l 動態范圍91db（典型）l a

8、dc 總的信號/（噪聲+失真）88db（最?。﹍ dac 總的信號/（噪聲+失真）85db（最?。﹍ 全部器件為差分結構l 內部基準電壓（vref）l adc為64倍過采樣，而dac為256倍過采樣（內部）l 串行接口l 當二次通信（secondary communication）時alt data端提供數據監視l 系統測試方式，數字反饋（loopback）測試和模擬反饋測試l 支持各種v.34 采樣速率l 支持商業級音響應用l 多種轉換速率可選，如mclk/（128n）或mclk（512n）l 可以配置成主機或從機方式l 可以支持三個從機器件l 輸入和輸出增益控制一下是一些定義和術語的解釋。

9、data transfer interval（數據傳送時間間隔），時間間隔是指在此時間內數據從dout 傳出和向din 傳入。此間隔為 16 個移位時鐘，數據傳送由幀同步信號的下降沿啟動。signal data（信號數據），信號數據包括輸入信號通過adc 通道轉換的結果以及通過dac 通道至模擬輸出的返回（數據）。這與純數字軟件控制的數據相反。primary communications（首次通信），首次通信是指數字數據傳送時間。因為器件是同步的，所以信號數據來自adc 通道和送至dac 通道是同時發生的。 secondary communications（二次通信），二次通信是指送入 din

10、 的數字控制和配置數據傳送時間，以及從 dout 寄存器讀出數據的時間。只有當硬件或軟件要求時才產生數據傳送時間。 frame sync（幀同步），幀同步就是指啟動數據傳送時間間隔的信號的下降沿。首次幀同步啟動首次通信，二次幀同步啟動二次通信。 frame sync and sampling period（幀同步和采樣周期），連續的兩個首次幀同步信號下降沿之間的時間。frame sync interval（幀同步時間間隔），16 個移位時鐘所占據的時間間隔。在幀同步信號的下降沿之后，幀同步信號在 sclk 的第 16 個上升沿時變為高電平。 adc channel（adc 通道），從模擬輸入到

11、dout 端數字轉換結果之間的全部信號處理電路。dac channel（dac 通道），在加至din 端的數字數據字與outp 和outm 端可用的差分輸出模擬信號之間的所有信號處理電路。2.3 tlc320ad50c引腳及功能框圖介紹dw和pt封裝的ad50的引腳排列（頂視）如圖2.2和2.3所示。圖2.2 dw封裝的tlc320ad50c 的引腳排列圖圖2.2 pt封裝的tlc320ad50c 的引腳排列圖tlc320ad50c 的功能方框如圖2.1所示。圖2.1 tlc320ad50c 功能框圖3 系統硬件設計3.1 tms320vc5402系統電路設計一個完整的dsp系統通常是由dsp

12、芯片和其他相應的外圍器件構成。下面以tms320vc5402芯片為系統核心，設計dsp硬件系統的電路，包括時鐘電路、電源電路、復位電路、功能配置引腳連接以及程序存儲空間擴展和數據空間擴展電路。時鐘電路用來為tms320vc5402芯片提供時鐘電路，由一個內部振蕩器和一個鎖相環pll組成，可通過晶振驅動。另外外部中斷均上拉高電平，并在個電源接口加去耦電容。電路原理圖如圖3.1、圖3.2、圖3.3和圖3.4所示。圖3.1 tms320vc5402芯片及時鐘電路圖3.2 功能配置引腳連接電路圖3.3 電源電路和復位電路tms320vc5402的程序存儲空間擴展ram選用is61lv6416，程序存儲

13、空間擴展flash選用at29lv1024，數據存儲空間擴展ram選用is61lv6416?？紤]到上電及復位時，引導的執行以及用戶程序要存放到讀取速度較快的外部程存ram中，所以要設計程存空間和數存空間在轉換的邏輯電路，即用dsp的xf外部標志輸出引腳和非門74hc32來實現引導期間數據總線、地址總線在程存空間和數存空間的切換，具體電路如圖3.4所示。圖3.4 存儲空間擴展電路3.2 tlc320ad50c與dsp的引腳連接方式硬件連接采用ad50c為主控模式（=1），向c5402 的mcbsp0 （從設備）提供sclk（數據移位時鐘）和fs（幀同步脈沖幀同步脈沖），并控制數據的傳輸過程并控制

14、數據的傳輸過程。 tms320c5402工作于spi方式的從機模式，clkx0和fsx0為輸入引腳，在接收數據和發送數據時都是利用外界時鐘和移位脈沖。c5402與tlc320ad50c的硬件連接如圖3.5所示。圖3.5 ad50c與dsp連接方式4 系統軟件設計一旦完成了正確的硬件連接，接下來就可以進行軟件編程調試了。要完成的工作包括： （1）tms320vc5402串口的初始化。首先將dsp串口1復位，再對串口1的16個寄存器進行編程，使dsp串口工作在以下狀態：以spi模式運行，每幀一段，每段一個字，每字16位，采樣率發生器由dsp內部產生，幀同步脈沖低電平有效，并且幀同步信號和移位時鐘信

15、號由外部產生。dsp給ad50c編程用查詢方式，接收a/d轉換的d信號和發送d/a轉換的d信號用dma方式。（2）ad50初始化。該初始化操作過程包括通過tms320vc5402的同步串口發送兩串16位數字信息到ad50。第一串為0000 0000 0000 0001b，最低有效位(bits0)說明下一個要傳輸的數據字屬于二次通信。第二個數據值用來對ad50的4個數據寄存器的某一個進行配置。bits1511位為0，bits108位為所選寄存器地址值，bits70位為所選中寄存器的編程值。4個用戶可編程寄存器的描述如下：r1中包含模擬輸入通道選擇，硬件、軟件編程方式選擇；r2進行單機、從機工作和

16、電話模式（電話模式內容請參閱參考文獻3）選擇；r3控制帶從機個數選擇；r4用來設置模擬信號可編程放大增益和a/d、d/a轉換頻率。其它兩個寄存器r5、r6是廠家留著測試用的，用戶不可以對其編程。我們在以下例程中對4個可編程寄存器編程，使ad50c工作在以下狀態：選擇inp/inm為工作模擬輸入，15+1位adc和15+1位dac模式，不帶從機，采樣頻率為10.67khz，模擬信號輸入和輸出放大增益均為0db。（3）用戶代碼的編寫。完成音頻信號采集與回放代碼的編制。本設計給ad50編程用查詢方式，接收a/d轉換的d信號和發送d/a轉換的d信號用dma方式。4.1 ad50的控制時序ad50c的a

17、dc通道主通信時序圖如圖4.1所示。圖4.1 adc通道主通信時序圖ad50c的adc通道主通信和次通信時序圖如圖4.2所示。圖4.2 adc通道主通信和次通信時序圖ad50c的dac信號通道主通信和次通信時序圖如圖4.3所示。圖4.3 dac信號通道主通信和次通信時序圖控制寄存器1位功能表如圖4.5所示。另外還有控制寄存器2、3、4的功能表，此處不再一一敘述，他們的映象表如圖4.6所示。圖4.6 控制寄存器的映象表4.2 程序流程圖dsp串行口1初始化dsp中斷 控制 設置復位 ad 50c給寄存器2編程開始接受a/d轉化數據給寄存器4編程給寄存器3編程給寄存器1編程開始結束圖4.5 系統程

18、序流程圖4.3 部分程序代碼tms320vc5402中斷及串口初始化部分程序如下所示。stm#0002h,48hstm#0040h,49h；設置串口1工作在每幀一個字每個字16位模式stm#0006h,48hstm#0100h,49h；設置clkgdv=0，使串口1工作在最大頻率stm#0007h,48hstm#0a000h,49h；設置clksm=1采樣率發生器時鐘由dsp內部產生stm#000eh，48hstm#0008h，49h；設置fsxp=1，使幀同步脈沖低電平有效stm#0080h，imr；dma一通道中斷使能rsbx intm；開放所有可屏蔽中斷 ad50初始化的部分程序如下所示

19、。ld#0001h，a；d0=1，請求第二次交流stlma，43h；向tlc320ad50c寫數據aa：stm#0001h，48hldm49h，aand#0002h，abcaa，aeq；數據是否被tlc320ad50c接收ld#0180h，a；給tlc320ad50c的寄存器1編程，使其復位stlma，43hbb：stm#0001h，48hldm49h，aand#0002h，abcbb，aeq；編程數據是否被tlc320ad50c接收stm#0100h，a； ad50c脫離復位設置寄存器1使inp、inm為輸入stm#0200h，a；設置tlc320ad50c寄存器2，使電話模式無效stm#0460h，a；設置tlc320ad50c寄存器4，使采樣頻率為10.667khzstm#0300h，a；設置tlc320ad50c寄存器3，使帶0個從機dma1通道初始化的部分程序如下所示。stm#05h，55h；選擇dma1通道stm#0041h，56h；設置串口1接收端為dma事件的源地址stm#0