1、基于fpga的電機轉速測速系統設計摘 要在現代工農業生產和日常工作生活中對機器設備的各方面要求越來越高，溫度控制，電機測速等都是工農業生產中經常遇到的問題。我們之所以研究基于fpga的電機轉速測速系統，那是迫于時代發展的需要。隨著科技的發展，我們發現當我們在對運動物體的速度量進行測量時由于器件選擇不當產生了誤差,從而直接或間接地影響了測量結果的精度，這就滿足不了生產和生活的需要。于是我們提出一種使用增量式光電編碼器對運動物體速度進行測量的方法,避免了上述誤差的產生,節約了成本而且實現簡單,理論上可以達到更高的精度。基于fpga的速度測量系統設計,以quartus為軟件平臺,采用模塊化設計并通過

2、數碼管驅動電路靜態顯示最終結果。具有外圍電路少,集成度高,可靠性強等特點。接下來本文詳細的研究了對增量式光電編碼器脈沖信號進行倍頻、鑒向、計數器分頻、鎖存、運算、數據位選擇和顯示。首先，介紹了fpga的國內外研究現狀，光電編碼器的原理、fpga的發展史、它的設計方法，它的原理與特點，可編程邏輯器件的基本設計思想，一般性可編程邏輯設計的理論，光電耦合器以及數碼管顯示；其次，針對以往設計的不足，采用了以高度集成的fpga芯片為核心的設計方式，來實現增量式光電編碼器輸出信號的處理。編碼器輸出的數據在fpga芯片中進行倍頻、鑒相、計數、鎖存、運算、數據位選擇等傳輸處理；最后，所得的數據經數碼管顯示。關

3、鍵詞：fpga 光電編碼器 vhdl語言 電機design of motor rotational speed measuring system based on fpga abstractin modern industrial and agricultural production and daily life in all aspects of the machinery and equipment have become increasingly demanding, temperature control, motor speed and other industrial and a

4、gricultural production are often problems. the reason why we study motor speed fpga-based system, it is forced to the needs of the times. as technology develops, we found that when we are on the moving objects velocity measured amount of choice when the device is improper because the error produced,

5、 thereby directly or indirectly affect the accuracy of the measurement. this can not meet the needs of production and life. so we propose a use of incremental optical encoder to measure the speed of the moving object method, to avoid these errors generate cost savings and simple, in theory, can achi

6、eve higher accuracy.the speed measurement system in the fpga design to quartus as the software platform, modular design and digital control drive circuit through the dynamic display of the final result. with less peripheral circuit, high integration, high reliability and so on.next, a detailed study

7、 of this incremental photoelectric encoder pulse signal multiplier, kam-to, count, clock module, control, data selection and display. first, the introduction of the fpga current studies, introduced the development history of optical encoder, fpga development history, its design, its principles and c

8、haracteristics;the basic programmable logic device design, and general programmable logic design theory. second, for less than the previous design, using a highly integrated fpga chip as the core of the design approach to achieve incremental photoelectric encoder signal processing. encoder output da

9、ta in the fpga chip for frequency doubling, phase, counting, control, data transmission choice;at last, the data collected by the digital display.key words: fpga ; photoelectrical encoder; vhdl language; motor目 錄1 引言11.1 目的及意義11.2 研究現狀及前景12 fpga和器件介紹22.1 fpga概述22.1.1 fpga設計方法22.1.2 fpga原理及特點32.1.3 f

10、pga的設計流程32.1.4 vhdl程序基本結構42.2 光電編碼器簡介62.2.1光電編碼器的工作模型62.2.2 光電編碼器的分類72.2.3 光電編碼器的工作原理72.3 光電耦合器簡介92.4七段數碼管簡介103 系統開發工具123.1 quartus7.2簡介123.2 軟件的運行環境124電機轉速測量原理134.1 數字測量方法134.1.1 m法測速134.1.2 t法測速134.1.3 m/t法測速144.2三種測速方法的精度指標154.2.1 分辨率154.2.2 測速誤差率164.3測速方法的比較和選擇175 系統總體設計185.1 系統總體結構圖185.2 總體設計18

11、5.2.1 系統主要模塊的劃分185.2.2 各個模塊的功能186 系統詳細設計196.1 詳細功能設計196.1.1系統詳細結構設計196.2 系統層次結構設計196.2.1 倍頻、鑒向模塊206.2.2 計數模塊216.2.3 時鐘模塊226.2.4 鎖存模塊246.2.5 運算模塊256.2.6 譯碼模塊276.3 整體模塊設計276.4 本章小節287 系統調試與運行297.1 系統測試297.2 結果分析308 總結與展望328.1 總結與展望32致謝33參考文獻34附錄35外文資料42唐 山 學 院 畢 業 設 計1 引言1.1 目的及意義基于fpga電機轉速系統是工業和農業以及日

12、常生活中不可缺少的一個系統。它的開發引起了廣泛的關注。轉速是指作圓周運動的物體在單位時間內所轉過的圈數，它是電機極為重要的一個狀態參數。轉速檢測的快速性和精度將直接影響系統的效果和動靜態性能，如何提高測量精度，如何減輕工作人員的工作負擔，如何采取有效措施減少經濟損失，如何保障工農業順利進行等問題迫在眉睫。因此，電機測速系統的研究與實現就具有了十分重要的意義！這個系統采用fpga芯片，光電編碼器，光電耦合器，數碼管等技術相結合，提高電機轉速測量精度1，有效杜絕測量不準確和誤測等現象的發生。電機轉速測量系統可以應用于測量各種機械的轉速，如冰箱壓縮機、空調壓縮機以及其它發動機、電動機的轉速測量，也可

13、用于電機轉速的反饋以控制電機平穩運行和調速。1.2 研究現狀及前景目前國內外測量電機轉速的方法很多，按照不同的理論方法，先后產 生過模擬測速法（離心式轉速表）、同步測速法（機械式或閃光式頻閃測速儀）以及計數測速法。計數測速法又可分為機械式定時計數法和電子式定時計數法。傳統的電機轉速檢測多采用測速發電機，也有采用電磁式（利用電磁感應原理或可變磁阻的霍爾元件等）、電容式（對高頻振蕩進行幅值調制或頻率調制）等，還有一些特殊的測速器是利用置于旋轉體內的放射性材料來發生脈沖信號。其中應用最廣的是光電式2，光電式測速系統具有低慣性、低噪聲、高分辨率和高精度的優點。由于光電測量方法靈活多樣，可測參數眾多，一

14、般情況下又具有非接觸、高精度、高分辨率、高可靠性和反應快等優點，加之激光光源、光柵、光學碼盤、ccd器件、光導纖維等的相繼出現和成功應用，使得光電傳感器在檢測和控制領域得到了廣泛的應用。而采用光電編碼器的電機轉速測量系統測量準確度高、采樣速度快、測量范圍寬和測量精度高等優點，具有廣闊的應用前景。 以前人們經常習慣于用單片機、plc來開發電機轉速測速系統3。隨著科學技術的不斷提高，fpga日益成熟，其強大的功能已被人們深刻認識。使用fpga來開發電機轉速測速系統具有無法比擬的優點。再加上光電編碼器發展如此迅速，十分具有誘惑力。于是，此次畢設采用光電編碼器作為載體，以fpga為核心進行設計開發。這

15、次的畢設我們主要是針對目前出現的測速系統進行改善和提高。2 fpga和器件介紹2.1 fpga概述早期的可編程邏輯器件只有可編程只讀存儲器（prom）、紫外線可擦除只讀存儲器（eprom）和電可擦除只讀存儲器（eeprom）三種。由于結構的限制，它們只能完成簡單的數字邏輯功能4。隨后，出現了一類結構上稍復雜的可編程芯片，即可編程邏輯器件（pld，programmable logic device），它能夠完成各種數字邏輯功能。而任意一個組合邏輯都可以用“與一或”表達式來描述，所以，pld能以乘積和的形式完成大量的組合邏輯功能。pal由一個可編程的“與”平面和一個固定的“或”平面構成，或門的輸出

16、可以通過觸發器有選擇地被置為寄存狀態。它的實現工藝有反熔絲技術、eprom技術和eeprom技術。還有一類結構更為靈活的邏輯器件是可編程邏輯陣列，它也由一個“與”平面和一個“或”平面構成，但是這兩個平面的連接關系是可編程的。在pal的基礎上，又發展了一種通用陣列邏輯（gal），如gal16v8，gal22v10等。它采用了eeprom工藝，實現了電可擦除、電可改寫，其輸出結構是可編程的邏輯宏單元，因而它的設計具有很強的靈活性，至今仍有許多人使用。隨著數字電路應用越來越廣泛，傳統通用的數字集成芯片已經難以滿足系統的功能要求，而且隨著系統復雜程度的提高，所需通用集成電路的數量呈爆炸性增長，使得電路

17、的體積膨大，可靠性難以保證。此外，現代產品的生命周期都很短，一個電路可能需要在很短的周期內做改動以滿足新的功能需求，對于采用通用的數字集成電路設計的電路系統來說即意味著重新設計和重新布線。2.1.1 fpga設計方法fpga的常用設計方法包括自頂向下（top-down）和自下而上（down top）5,6。所謂“自頂向下”設計方法，簡單說就是先上后下，在功能級對產品設計進行定義，并結合功能仿真技術，以確保設計的正確性，在功能定義完成后，利用邏輯綜合技術，將功能描述轉化成為某一具體結構芯片的網表文件，輸出給廠商的布局布線器進行布線。布局布線結果還可通過仿真器，進行包括功能和時序后的驗證，可以保證

18、布局布線所帶來的門延時和線延時不影響設計的性能。由于功能描述可以完全獨立于芯片的結構，在設計的初級階段，設計師可不受芯片結構的約束，集中力量進行產品設計，進而避免了傳統設計方法帶來的重新設計風險。大大縮短了設計周期；其次設計的再利用得到保證。目前的電子產品正向著規模化方向發展，所謂的模塊化就是對以往設計成果進行修改、組合和再利用，產生全新的或派生設計。而“自頂向下”設計的功能描述可與芯片無關，因此可以同過eda元件庫的方式進行存檔，以便將來重新利用。設計規模大大提高，簡單的語言描述即可完成復雜的功能，而不需要手工繪圖。芯片選擇靈活，從而在設計規模、速度、芯片價格及系統性能要求等方面進行平衡，選

19、擇最佳結果。由于自頂向下設計方法的優越性，所以目前大規模fpga設計一般選擇“自頂向下”的設計方法。2.1.2 fpga原理及特點fpga的基本特點主要有7：1) 采用fpga設計asic電路，用戶不需要投片生產，就能得到合用的芯片；2) fpga可做其它全定制或半定制asic電路的中試樣；3) fpga內部有豐富的觸發器和i/o引腳；4) fpga電路設計周期最短、開發費用最低、風險最小；5) fpga采用高速chmos工藝，功耗低，可以與cmos、ttl電平兼容。fpga是由存放在片內ram中的程序來設置其工作狀態的，因此，工作時需要對片內的ram進行編程。用戶可以根據不同的配置模式，采用

20、不同的編程方式。加電時，fpga芯片將eprom中數據讀入片內編程ram中，配置完成后，fpga進入工作狀態。掉電后，fpga恢復成白片，內部邏輯關系消失，因此，fpga能夠反復使用。綜合考慮，使用fpga的成本優越性是很明顯的。第一，使用fpga器件修改設計方便，設計周期縮短，使系統的研制開發費用降低；第二，fpga器件可使印刷線路板面積和需要的插件減少，從而使系統的制造費用降低；第三，使用fpga器件能使系統的可靠性提高，維修工作量小，進而使系統的維修服務費用降低。總之，使用fpga器件進行系統設計能夠節約成本。2.1.3 fpga的設計流程一般來說，完整的 fpga 設計流程包括電路設計

21、與輸入、功能仿真、綜合、綜合后仿真、實現、布線后仿真與驗證和下板調試等主要步驟8。編寫本流程的目的是：1) 在于規范整個設計流程，實現開發的合理性、一致性、高效性；2) 形成風格良好和完整的文檔；3) 實現在fpga不同廠家之間以及從fpga到asic的順利移植；4) 便于新員工快速掌握本部門fpga的設計流程。其設計流程圖如圖2-1所示。圖2-1 fpga流程圖(9) 系統測試（2）vhdl實現（3）功能仿真（4）邏輯綜合（7）波形仿真（6）時序分析（5）布局布線（8）全程編譯（1）設計定義2.1.4 vhdl代碼基本結構一段完整的vhdl代碼包含庫聲明（library）、實體（entity

22、）、結構體（architecture）、配置（configuration）和包集合（package）五部分。1. 庫聲明庫是經編譯后的數據的集合，它存放包集合定義、實體定義、構造體定義和配置定義。庫的功能類似于操作系統中的目錄，庫中存放設計的數據。在vhdl語言中，庫的說明總是放在設計單元的最前面。這樣在設計單元內的語句就可以使用庫中的數據。由此可見，庫的好處就在于使設計者可以共享已經編譯過的設計結果。在vhdl語言中可以存在多個不同的庫，但是庫和庫之間是獨立的。不能相互嵌套。當前在vhdl語言中存在的庫大致可以分為兩類，一類是用戶自行生成的ip庫，可以匯集自身設計需要所開發的共用包集合和實體

23、等。使用時要首先說明庫名。另一類是pld， asic芯片制造商提供的庫。比如常用的74系列芯片、rom， rom控制器、counter計數器等標準模塊。用戶可以直接引用，而不必從頭編寫。這類庫又可以分為4種：ieee庫、std庫、asic矢量庫和work庫。在ieee庫中有一個“std_logic_1164.all”的包集合是ieee正式認可的標準包集合。std庫是vhdl的標準庫，在庫中存放有稱為“standrad”的包集合，庫中還包含有稱作textio的包集合，使用時應先說明庫和包集合名。asic庫中存放著與邏輯門一一對應的實體，使用時要對庫進行必要的說明。work庫是現行作業庫，設計者所

24、描述的vhdl語句不需要任何說明，都將存放在work庫中，使用時無需進行任何說明。2. 實體實體是vhdl程序的基本單元。簡單到可以是一個與門（and gate），但復雜到可以是一個系統。但是，不管是簡單的數字電路還是復雜的數字電路，其基本構成是一致的，都由實體說明和結構體兩部分組成。在層次化系統設計中，實體說明用于描述設計系統的外部接口信號，結構體用于描述系統的行為，系統數據的流程或者系統組織結構形式。3. 結構體結構體是一個基本設計單元的實體，具體指明了該設計單元的行為，元件及內部的連接關系，它定義了設計單元具體的功能，結構體對其基本設計單元的輸入輸出關系，可以用3種方式描述，即行為描述、

25、寄存器傳輸描述）和結構描述。不同的描述方式，其描述語句不同。而結構體的結構是完全一樣的。一個電路系統的程序設計只有一個實體，可以有多個結構體。系統設計中的實體提供該設計系統的公共信息，結構體定義了各個模塊內的操作特性。一個設計實體至少包含一個結構體或多個結構體，構成一個電子系統的設計模型。4. 配置配置用于從庫中選取所需單元來組成系統設計的不同規格的不同版本，使被設計系統的功能發生變化。配置語句描述層與層之間的連接關系以及實體與結構之間的連接關系，在仿真每一個實體時，可以利用配置來選擇不同的結構體，進行性能對比試驗以得到性能最佳的結構體。5. 程序包程序包單純地用來羅列vhdl語言中所要用到的

26、信號定義、常數定義、數據類型、元件語句、函數定義和過程定義等。它是一個可編譯的設計單元，程序包的主要任務是共享相同的單元，多數設計實體共同分享所特有的數據時，程序包是公共存儲區，在程序包內說明的數據允許其他的實體所引用。因此，這些數據是可共享的，也就是對其他設計項目可見。程序包由包體說明和包體兩部分組成，包體說明是主設計單元，可以單獨編譯并插入設計庫中，包體說明為程序包定義接口，聲明包中的類型元件、函數和子程序，其方式與實體定義模塊接口非常相似，區別在于entity中指定哪些信號在元件外部可用而package的說明語句則指定哪些子程序、常量和數據類型在package外部可用。包體是次級設計單元

27、，可以在其對應的主設計單元之后，獨立編譯并插入設計庫中。包體用來存放程序包中指定的函數和過程本身的程序體，其方式與模塊中結構體語句方法相同，包體中建立的內部子程序在程序包之外不可見。即不能在vhdl程序中使用包體內部的子程序。包體可以與元件的一個architecture類比。architecture描述元件的行為，而包體描述包中所說明的子程序的行為。2.2 光電編碼器簡介光電編碼器是一種通過光電轉換將輸出軸上的機械幾何位移量轉換成脈沖或數字量的傳感器9。這是目前應用最多的傳感器，光電編碼器是由光柵盤和光電檢測裝置組成。光柵盤是在一定直徑的圓板上等分地開通若干個長方形孔。由于光電碼盤與電動機同軸

28、，電動機旋轉時，光柵盤與電動機同速旋轉，經發光二極管等電子元件組成的檢測裝置檢測輸出若干脈沖信號，通過計算每秒光電編碼器輸出脈沖的個數就能反映當前電動機的轉速。此外，為判斷旋轉方向，碼盤還可提供相位相差90o的兩路脈沖信號。增量式光電編碼器是碼盤隨位置的變化輸出一系列的脈沖信號，然后根據位置變化的方向用計數器對脈沖進行加或減計數，以此達到位置檢測的目的。2.2.1 光電編碼器的工作模型光電編碼器的模型有四部分：圖中1 發光二極管 ，2 光電圓盤， 3 轉盤縫隙 ，4 遮光板 a b c 光敏元件。其模型如圖2-2所示。圖2-2 編碼器的模型2.2.2 光電編碼器的分類根據檢測原理，編碼器可分為

29、光學式、磁式、感應式和電容式。根據其刻度方法及信號輸出形式，可分為增量式、絕對式以及混合式三種10。1. 增量式編碼器增量式編碼器是直接利用光電轉換原理輸出三組方波脈沖a、b和c相；a、b兩組脈沖相位差90o，從而可方便地判斷出旋轉方向，而c相為每轉一個脈沖（一圈），用于基準點定位。它的優點是原理構造簡單，機械平均壽命可在幾萬小時以上，抗干擾能力強，可靠性高，適合于長距離傳輸。其缺點是無法輸出軸轉動的絕對位置信息。2. 絕對式編碼器絕對編碼器是直接輸出數字量的傳感器，在它的圓形碼盤上沿徑向有若干同心碼道，每條道上由透光和不透光的扇形區相間組成，相鄰碼道的扇區數目是雙倍關系，碼盤上的碼道數就是它

30、的二進制數碼的位數，在碼盤的一側是光源，另一側對應每一碼道有一光敏元件；當碼盤處于不同位置時，各光敏元件根據受光照與否轉換出相應的電平信號，形成二進制數。它的特點是： 1) 可以直接讀出角度坐標的絕對值； 2) 沒有累積誤差； 3) 電源切除后位置信息不會丟失。分辨率是由二進制的位數來決定的。 3. 混合式絕對值編碼器混合式絕對值編碼器，它輸出兩組信息：一組信息用于檢測磁極位置，帶有絕對信息功能；另一組則完全用于增量式編碼器的輸出信息。 2.2.3 光電編碼器的工作原理增量式光電編碼器的工作原理是由旋轉軸轉動帶動在徑向有均勻窄縫的主光柵碼盤旋轉，在主光柵碼盤的上面有與其平行的鑒向盤，在鑒向盤上

31、有兩條彼此錯開90o相位的窄縫，并分別有光敏二極管接收主光柵碼盤透過來的信號。工作時，鑒向盤不動，主光柵碼盤隨轉子旋轉，光源經透鏡平行射向主光柵碼盤，通過主光柵碼盤和鑒向盤后由光敏二極管接收相位差90o的近似正弦信號，再由邏輯電路形成轉向信號和計數脈沖信號。為了獲得絕對位置角，在增量式光電編碼器有零位脈沖，即主光柵每旋轉一周，輸出一個零位脈沖，使位置角清零。利用增量式光電編碼器可以檢測電機的位置和速度。其原理示意圖如圖2-3所示。當碼盤轉動時，它的輸出信號是相位差為90o的a相和b相脈沖信號。從a，b兩個輸出信號的相位關系（超前或滯后）可判斷旋轉的方向。當碼盤正轉時，a道脈沖波形比b道超前/2

32、，而反轉時 ，a道脈沖比b道滯后/2。圖2-3 編碼器波形圖2.3 光電耦合器簡介 光電耦合器亦稱光電隔離器，簡稱光耦11。它是以光為媒介來傳輸電信號的器件，通常把發光器（發光二極管）與受光器（光敏半導體管）封裝在同一管殼內。當輸入端加電信號時發光器發出光線，受光器接受光線之后就產生光電流，從輸出端流出，從而實現了“電光電”轉換。以光為媒介把輸入端信號耦合到輸出端的光電耦合器，由于它具有體積小、壽命長、無觸點，抗干擾能力強，輸出和輸入之間絕緣，單向傳輸信號等優點，在數字電路上獲得廣泛的應用1. 光耦的工作原理耦合器以光為媒介傳輸電信號。它對輸入、輸出電信號有良好的隔離作用，所以，它在各種電路中

33、得到廣泛的應用。光耦合器一般由三部分組成：光的發射、光的接收及信號放大。輸入的電信號驅動發光二極管，使之發出一定波長的光，被光探測器接收而產生光電流，再經過進一步放大后輸出。這就完成了電光電的轉換，從而起到輸入、輸出、隔離的作用。由于光耦合器輸入輸出間互相隔離，電信號傳輸具有單向性等特點，因而具有良好的電絕緣能力和抗干擾能力。又由于光耦合器的輸入端屬于電流型工作的低阻元件，因而具有很強的共模抑制能力。所以，它在長線傳輸信息中作為終端隔離元件可以大大提高信噪比。2. 光電耦合器的優點(1)輸入和輸出端之間絕緣，絕緣電阻可大于一萬歐，耐壓可超過一千伏。(2)由于“光”傳輸的單向性，所以信號從光源只

34、單向傳輸到光接收器，其輸出信號也不會影響輸入端。(3)光電耦合器件的共模抑制比很大，可以很好地抑制干擾并消除噪音。(4)容易和邏輯電路配合。(5)響應速度快。時間常數通常在微秒級。(6)無觸點、壽命長、體積小、耐沖擊。3. 光電耦合器發展狀況光電耦合器的市場雖不太大，但卻以近五成的年增長率上升，其主要原因是每一個程序控制器里都要用到更多的光電耦合器。現在，光電耦合器已顯示出一種朝大容量和高速度方向發展的明顯趨勢。usa、japan兩國生產的光電耦合器以紅外發光二極管和光敏器件管組成的器件為主，該類器件大約占整個usa、japan兩國生產的全部光電耦合器的六成。因為這種類型的器件不僅電流傳輸效率

35、高，而且響應速度比較快，因而能夠滿足大多數應用場合要求。japan橫河電機公司的三種高速光電耦合器的絕緣電壓都在3000伏以上，其中5082-43610型超高速數字光電耦合器和5082-4361型高共模抑制型光電耦合器的響應速度均可達到10mb/s，它們的電流傳輸效率高達60%以上。usa摩托羅拉公司生產的4n25、4n26、4n27型光電耦合器具有很高的輸入、輸出絕緣性能，其頻率響應可達300khz，而開關時間只有幾微秒。中國國內有關單位投入大量人力物力也研究和開發了各種光電耦合器件。如上海半導體器件八廠、上海無線電十七廠等。重慶光電技術研究所為了適應市場需要研制出了一種由高速響應發光器件和

36、邏輯輸出型光接收放大器組成的厚膜集成雙路高速高增益電耦合器。除此之外，重慶光電技術研究所還研制出了高速高壓光電耦合器、gg2150i型射頻信號光電耦合器、gg2060i型高壓脈沖測量光電耦合器、gh1204u型高壓光傳輸光電耦合器以及gh1201y型和gohq-i型光電耦合器等。本設計中用到的是東芝公司的tlp521系列雙排直插式光電耦合器。由本設計所需光耦數目，本設計選則tlp521-4光耦。如圖2-5所示。圖2-5 光電耦合器的電路2.4 七段數碼管簡介七段數碼管是利用7個led外加一個小數點的led組合而成的顯示設備，可以顯示09等10個數字以及小數點，使用非常廣泛12。這類數碼管按連接

37、方式分為共陽極與共陰極兩種，共陽極就是把所有led的陽極連接到共同接點com，而每個led的陰極分別為a、b、c、d、e、f、g及h（小數點）；共陰極則是把所有led的陰極連接到共同接點com，而每個led的陽極分別為a、b、c、d、e、f、g及 h，如圖2-6所示。圖中的8個led分別與上面那個圖中的ah各段相對應，通過控制各個led的亮滅來顯示數字。對于單個數碼管來說，從它的正面看進去，左下角那個腳為1腳，以逆時針方向依次為110腳，左上角那個腳便是 10腳了，中的數字分別與這10個管腳一一對應。數碼管是一種半導體發光器件，其基本單元是發光二極管。數碼管按段數分為七段數碼管和八段數碼管（算

38、上小數點）。共陽數碼管是指將所有發光二極管的陽極接到一起形成公共陽極com的數碼管。共陽數碼管在應用時應將公共極com接到+5v，當某一字段發光二極管的陰極為低電平時，相應字段就點亮。當某一字段的陰極為高電平時，相應字段就不亮。共陰數碼管是指將所有發光二極管的陰極接到一起形成公共陰極com的數碼管。共陰數碼管在應用時應將公共極com接到地線gnd上，當某一字段發光二極管的陽極為高電平時，相應字段就點亮。當某一字段的陽極為低電平時，相應字段就不亮。數碼管要正常顯示，就要用驅動電路來驅動數碼管的各個段碼，從而顯示出我們要的數字，因此根據數碼管的驅動方式的不同，可以分為靜態式和動態式兩類。圖2-6

39、數碼管段選圖1. 靜態顯示靜態驅動是指每個數碼管的每一個段碼都由上一級芯片進行驅動。優點是編程簡單，顯示亮度高，缺點是占用i/o端口多，如驅動3個數碼管靜態顯示則需要3824根i/o端口來驅動，實際應用時必須增加譯碼驅動器進行驅動，增加了硬件電路的復雜性。 2. 動態顯示數碼管動態顯示接口是單片機中應用最為廣泛的一種顯示方式之一，動態驅動是將所有數碼管的8個顯示筆劃a、b、c、d、e、f、g及 h的同名端連在一起，另外為每個數碼管的公共極com增加位選通控制電路，位選通由各自獨立的i/o線控制，當單片機輸出字形碼時，所有數碼管都接收到相同的字形碼，但究竟是那個數碼管會顯示出字形，取決于單片機對

40、位選通com端電路的控制，所以我們只要將需要顯示的數碼管的選通控制打開，該位就顯示出字形，沒有選通的數碼管就不會亮。通過分時輪流控制各個數碼管的的com端，就使各個數碼管輪流受控顯示，這就是動態驅動。動態顯示，能夠節省大量的i/o端口，而且功耗更低。3 系統開發工具3.1 quartus7.2簡介quartus ii 是altera公司的綜合性pld開發軟件，支持原理圖、vhdl、veriloghdl以及ahdl（altera hardware description language）等多種設計輸入形式，內嵌自有的綜合器以及仿真器，可以完成從設計輸入到硬件配置的完整pld設計流程13。qua

41、rtus ii支持altera的ip核，包含了lpm/megafunction宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設計的復雜性、加快了設計速度。對第三方eda工具的良好支持也使用戶可以在設計流程的各個階段使用熟悉的第三方eda工具。altera的quartus ii可編程邏輯軟件屬于第四代pld開發平臺。該平臺支持一個工作組環境下的設計要求，其中包括支持基于internet的協作設計。quartus平臺與cadence、exemplarlogic、 mentorgraphics、synopsys和synplicity等eda供應商的開發工具相兼容。改進了軟件的logiclock模

42、塊設計功能，增添fastfit編譯選項，推進了網絡編輯性能，而且提升了調試能力。支max7000/max3000等乘積項器件。quartus ii 作為一種可編程邏輯的設計環境, 由于其強大的設計能力和直觀易用的接口，越來越受到數字系統設計者的歡迎。3.2 軟件的運行環境quartus ii可以在xp、linux以及unix上使用，此軟件提供了完善的用戶圖形界面設計方式。具有運行速度快，界面統一，功能集中，易學易用等特點。如圖3-1所示。圖3-1 quartus7.2 軟件界面4 電機轉速測量原理4.1 數字測量方法由光電脈沖發生器產生與被測轉速成正比的脈沖，測速裝置將輸入脈沖轉換為以數字形式

43、表示的轉速值14,15。 常用的脈沖數字（p/d）轉換方法有三種： (1) m法脈沖直接計數方法； (2) t 法脈沖時間計數方法； (3) m/t法脈沖時間混合計數方法。 4.1.1 m法測速 在一定的時間tc內測取光電脈沖發生器所產生的脈沖信號的個數m1，用以計算這段時間內的平均轉速，稱作m法測速（如公式4.1所示）。把m1除以tc就可得到脈沖發生器輸出脈沖的頻率f1=m1/tc,所以又稱頻率法。 電動機每轉一圈共產生z個脈沖（z倍頻系數*光電脈沖發生器碼盤孔數或光柵數），把f1除以z就得到電動機的轉速，在習慣上，時間tc以秒為單位，而轉速是以每分鐘的轉數r/min為單位，則電動機的轉速為

44、 ( 4.1 )在上式中，z和tc均為常數，因此轉速n正比于脈沖個數m1。轉速較高時m1 大，量化誤差較小，隨著轉速的降低誤差增大，轉速過低時m1將小于1，測速裝置便不能正常工作。所以m法測速只適用于高速段。 圖4-1 m測速法 測速時間光電脈沖發生器輸出脈沖 4.1.2 t法測速 在光電脈沖發生器所產生的相鄰兩個轉速脈沖信號的間隔時間內，用一個計數器對已知頻率為f0的高頻時鐘脈沖進行計數，并由此來計算轉速，稱作t法測速（如公式4.2所示）。在這里測速時間源于光電脈沖發生器輸出脈沖的周期，所以又稱周期法。在t法測速中，準確的測速時間tt是用所得的高頻時鐘脈沖個數m2 計算出來的，即tt=m2/

45、f0，則電動機轉速為 ( 4.2 )高速時m 小，量化誤差大，隨著轉速的降低誤差減小，所以t法測速適用于低速段，與m法恰好相反。 高頻時鐘脈沖測速時間光電脈沖發生器輸出脈沖 4.1.3 m/t法測速 把m法和t法結合起來，即檢測tc時間內光電脈沖發生器所產生的脈沖信號個數m1，又檢測同一時間間隔內的高頻時鐘脈沖個數m2 用來計算轉速，稱作m/t法測速(如公式4.3所示)。設高頻時鐘脈沖的頻率為f0，則準確的測速時間ttm2/f0,而電動機轉速為( 4.3 )采用m/t法測速時，應保證高頻時鐘脈沖計數器與光電脈沖發生器輸出脈沖計數器同時開啟與關閉，以減少誤差（如圖4-3），只有等到光電脈沖發生器

46、輸出脈沖圖4-3 m/t法測速上升沿到達時，兩個計數器才同時允許開始或停止計數。由于m/t法的計數值m1 和m2 都隨著轉速的變化而變化。當電機高速時，相當于m法測速，到最低速時m1，自動進入t法測速。通過圖4-3分析可知m 法測量轉速在極端情況下會產生1個轉速脈沖的誤差，而t法在極端情況下，時間的測量會產生1個高頻脈沖周期。由于轉速脈沖的頻率遠小于高頻脈沖的頻率，因此如果用轉速脈沖信號的上升沿（或下降沿）來同步計數器的起止，在預定的測速時間內，轉速脈沖信號的計數值將為整數（無誤差），只有高頻時鐘脈沖會產生1的誤差，因其很小，影響可以忽略，所以用m/t法實現測速具有較高的測速精度。4.2 三種

47、測速方法的精度指標4.2.1 分辨率分辨率是用來衡量一種測速方法對被轉速變化的分能力的在數字測速方法中，用改變一個計數字所對應的轉速變化量來表示分辨率，用q表示。設被測轉速由n1 變為 n 2時，引起測量計數值改變了一個數字，則測速裝置的分辨率是q= n1- n 2(轉/分)。q 越小，測速裝置的分辯能力越強，系統控制精度越高。(1) m法測速的分辨率 在m法測速中，當計數值由m1變為m11時，按式（4.1）。相應的轉速由60m1/ztc變為60（m11）/ztc，則m法測速分辨率為 (4.4) 可見，m法測速的分辨率與實際轉速的大小無關。從式（4.4）還可看出，要提高分辨率（即減小q），必須

48、增大tc或z。但在實際中，兩者都受到限制，增大z受到脈沖發生器制造工藝的限制，增大tc勢必使采樣周期變長。 (2) t法測速的分辨率 為了使結果得到正值，t法測速的分辨率定義為時鐘脈沖個數由m2 變為m21時轉速的變化量，于是可得下式 (4.5) 綜合(4.2)和(4.5)，可得(4.6)由上式可以看出，t法測速的分辨率與轉速高低有關，轉速越低，q值越小，分辨率越強，這也說明，t法更適于測量低速。 (3) m/t法測速的分辨率m/t法測速在高速段與m法相近，在低速段與t法相近，所以兼有m法和t法的特點，在高速和低速都有較強的分辨能力。(4.7)4.2.2 測速誤差率 測速誤差率是指測速裝置對實

49、際轉速測量的精確程度，常用測量值與實際值的相對誤差來表示，即(4.8)測速誤差率反映了測速方法的準確性，測量誤差越小，準確度越高，系統控制精度越高。的大小取決于測速元件的制造精度和測速方法。(1) m法測速誤差率 在m法測速中，測速誤差決定于脈沖發生器的制造精度，以及脈沖發生器輸出脈沖前沿和測速時間采樣脈沖前沿不齊所造成的誤差等等，最多可能產生1個脈沖的誤差。因此，m法測速誤差率的最大值為 (4.9)由上式可知，max與m1 成反比，即轉速愈低，m1 愈小，誤差率愈大。(2) t法測速誤差率采用t法測速時，產生誤差的原因與m法中相仿，m2 最多可能產生1 個脈沖的誤差。因此，t法測速誤差率的最

50、大值為(4.10)低速時，脈沖發生器相鄰脈沖間隔時間長，測得的高頻時鐘脈沖個數 m2 多,所以誤差率小，測速精度高，故t法測速適用于低速段。兩種測速方法的比較：m法測速在高速段分辨率強；t法測速在低速段分辨率強。 (3) m/t法測速誤差率 在低速時m/t法趨向于t法，在高速段m/t法測速相當于t法的m1次平均，而在這m1 次中最多產生一個高頻時鐘脈沖的誤差。因此，m/t法測速可在較寬的轉速范圍內，具有較高的測速精度。4.3 測速方法的比較和選擇 從測量分辨率上看，t法測低速時分辨率較高，但隨著轉速的增大，分辨率變壞；m 法則相反，高速時分辨率較高，而低速時分辨率變低；同步m/t法結合了前兩者

51、的優點，在整個轉速范圍內有較高的分辨率。 從測量精度上看，t法測速的測量精度隨著轉速的增加而減小；m 法的測速精度在高速時較高，而在低速時變低；同步m/t法的測速精度介于二者之間。 綜合以上兩方面，同步m/t法是一種比較好的方法。在許多系統中都采用這種方法。而本論文要求的轉速測量范圍是503000r/min，測量的相對誤差不大于1%， m/t 法綜合了二者的優點在測量中誤差更小，所以采用m/t 法就能達到要求。本文使用m/t 法。5 系統總體設計5.1 系統總體結構圖圖5-1 系統總體設計框圖顯示模塊輸出fpga（數據處理模塊）增量式旋轉光電編碼器數字信號電機輸入5.2 總體設計由系統總體結構

52、圖我們對系統進行了模塊的劃分，并說明了各個模塊的作用。5.2.1 系統主要模塊的劃分經過分析后此系統可劃分三個功能模塊1.信號采集模塊；2.信號處理模塊； 3.數據顯示模塊。 5.2.2 各個模塊的功能 信號采集模塊主要是完成電動機數據的采集工作，利用增量式光電編碼器，經光電隔離，將電機轉速的模擬信號轉化為數字脈沖信號。信號處理模塊采用fpga主要是完成對電機轉速信息數據的接收、倍頻、比較、處理、控制輸出等操作。利用vhdl語言對fpga進行編程，完成對數據采集模塊產生的脈沖信號進行計數，并作相應處理。信號顯示模塊是完成對電動機測速后的轉速顯示工作。通過顯示數碼管來完成度轉速、轉向的顯示。6

53、系統詳細設計6.1 詳細功能設計本課題是利用光電編碼器、光電耦合器、fpga芯片、七段led數碼管來完成電機轉速的測量。為了實現測量電路的小型化、集成化，充分發揮fpga的輸入輸出口和內部邏輯單元，整個數據處理處理工作都在fpga芯片中進行。為了使系統更加清晰，我們把系統分成模塊來處理。6.1.1 系統詳細結構設計系統詳細結構圖如下圖6-1和下圖6-2所示。光電編碼器數碼管顯示光電隔離fpga圖6-1 系統框圖fpga計數器倍頻 鑒相時鐘鎖存器計算譯碼圖6-2 fpga內部框圖6.2 系統層次結構設計光電編碼器、光電耦合器、七段led數碼管分別在2-2節，2-3節，2-4節作了詳細介紹，這里不

54、再詳細說明。下面接著詳細說明fpga內部的數據處理部分。按照fpga自頂向下的設計方法，在fpga內部，將光電編碼器輸入的信號分成倍頻、鑒向模塊、計數模塊、時鐘模塊、運算模塊和譯碼模塊這幾部分。倍頻、鑒向模塊主要功能是產生四倍頻信號和方向信號分別提供給計數器和數碼管輸出；計數模塊的主要功能是對倍頻信號和標準時鐘信號分別計數并向鎖存器提供數據和數據鎖存信號。時鐘模塊的主要功能是控制整個系統的時鐘信號，避免時鐘偏斜的發生。運算模塊的功能是對鎖存器輸出的信號進行運算使之得到電機的相應轉速。譯碼模塊的功能是將運算模塊輸出的四組分別代表個、十、百、千位的四位bcd碼進行譯碼。它們分別用gw、sw、bw、

55、qw表示。6.2.1 倍頻、鑒向模塊光電編碼器信號的倍頻是提高測量精度的關鍵。怎樣才能達到倍頻呢？我們采用信號上升沿和下降沿鑒別方法的原理來進行倍頻。如圖6-3所示16,17，輸入信號與其延時信號異或后，就可得到倍頻信號。而對于延時的處理方法也很多，如圖6-4所示，微分型電路其信噪比小，抗干擾性差，積分型電路可以提高信噪比，但和微分型電路一樣有大缺點，就是當輸入信號頻率高時，電容充放電不及時，導致輸出信號失真；對于各種倍頻電路來說，電阻和電容的參數不可能完全一致，所以倍頻后的各路脈沖寬度不等。因此，本系統設計采用了數字延時線路(寄存器延時)可以很好的克服了以上延時電路的缺點，延時的時間和各路倍頻的脈沖寬度由時鐘控制，倍頻后的脈沖寬度均勻一致。而且使用fpga來實現數字延時，保證了計數的準確性和精度。而對于鑒向主要判段a相脈沖超前b相還是滯后b相。圖6-3 鑒別信號變化原理圖圖6-4 延時電路在fpga中設計4倍頻、