電感的升壓、降壓原理_第1頁
電感的升壓、降壓原理_第2頁
電感的升壓、降壓原理_第3頁
電感的升壓、降壓原理_第4頁
全文預覽已結束

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

降壓原理解釋一：FET為ON時的電路圖在FET為ON的時間里，L積蓄電流能的同時為輸出供電。虛線表示的電流路徑雖是微小的漏電流，但會使輕負載的效率變差。FET為OFF時的電路圖在FET為OFF時，L要保持OFF前的電流值，使SBD為ON。此時，由于線圈的左端被強制性地降到0V以下，VOUT的電壓下降，即降壓電路原理。由此，FET的ON時間長L里積蓄的電流能越大，越能獲得大功率電源，降壓的幅度越小。降壓時，由于FET為ON時也要給輸出供電，所以不需要限制占空比的最大值。解釋二：降壓式 DC/DC 變 換器基本工作原理電路如圖所示。 VT1 為開關管，當 VT1 導通時，輸入電壓 Vi 通過電感 L1向負載RL供電，與此同時也向電容 C2 充電。在這個過程中，電容 C2及電感L1中儲存能量。當VT1 截止時，由儲存在電感 L1中的能量繼續向 RL供電，當輸出電壓要下降時，電容C2中的能量也向RL放電，維持輸出電壓不變。二極管VD1為續流二極管，以便構成電路回路。輸出的電壓Vo經R1和 R2組成的分壓器分壓，把輸出電壓的信號反饋至控制電路，由控制電路來控制開關管的導通及截止時間，使輸出電壓保持不變。控制電路和VTI，VD1是一體的都是RT8024升壓原理解釋一：FET為ON時的電路圖在FET為ON的時間里在L積蓄電流能。虛線表示的電流路徑雖是微小的漏電流，但會使輕負載的效率變差。FET為OFF時的電路圖在FET為OFF時， L要保持OFF前的電流值，相當于在輸入回路增加了一個“電源”。由于線圈的左端被強制性固定于VIN，因此輸出VOUT的電壓要大于VIN，即升壓電路原理。由此，FET的ON時間越長（FET的觸發占空比D越大），L里積蓄的電流能越大，越能獲得電源功率，于是升壓就越高。但是，FET的ON時間太長的話，給輸出側供電的時間就極為短暫，FET為ON時的損失也就

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論