高速數據采集系統一種基于DSP+FPGA的高速數據采集系統設計 摘要:結合高速DSP和FPGA各自的特點,設計了一套高速數據采集系統。以浮點DSP為采集系統的核心,對采集到的數據進行濾波及FFT變換等處理。FPGA作為外設,主要對A/D芯片、USB芯片等進行控制。該系統電路結構簡單、功耗低、數據傳輸速度快,可用于電壓、電流等模擬量的采集及數字信號的采集。 關鍵詞:數據采集;浮點DSP;FPGA;USB 1引言 隨著信息時代的到來,高速數據采集技術已經成為現代信息技術發展的一個必要環節。在工業生產和科學技術研究的各行業,往往需要對電壓、電流、溫度等信息進行采集,而在無線電、音頻處理、圖像處理等領域,更是要求數據采集系統具有高速、高精度、高實時性的特點。隨著數字技術的發展,一些高性能的DSP(Digital Signal Processor)能夠滿足算法結構復雜、運算精度高、尋址方式靈活且通信性能強大的要求,而FPGA(Field Programmable Gate Array)更適合于數字邏輯的處理。因此本文設計了一種基于TMS320VC33 DSP和EP2C5Q208 FPGA的高速數據采集系統,通過USB(Universal Serial Bus)接口與PC機進行通信,可以方便的將數據傳到上位機。 2系統組成 高速數據采集系統結構框圖如圖 1所示。該系統以浮點型DSP和FPGA為控制核心,其中DSP主要完成從FPGA中提取數據,并對數據進行FFT變換,對信號的頻率分析提供支持。FPGA作為DSP的外設,主要完成對A/D芯片、USB芯片的控制、與DSP的并行通信及數字量信號的采集等。 為保證數據運算速度,本文選擇的DSP為TI公司的TMS320VC33,具有150MFLOPS的運算能力,FPGA采用Xilinx公司的EP2C5Q208,可以滿足系統的I/O需求和門數要求。高速A/D芯片采用ADI公司的AD7938,該芯片可以同時采樣8路模擬量信號,具有兩個轉換核,并行輸出數據,實現了高速數據的采集與傳輸。為了更方便的與PC機通訊,設計選用 了PHILPS公司生產的ISP1581,完全符合USB2.0規范。 3模塊電路設計 3.1 模擬量調理電路 在數據采集系統中,對模擬量的采集過程中往往需要對信號進行放大、衰減及偏置,使輸入信號滿足A/D芯片的幅度要求,因此模擬量信號的調理是影響系統性能的主要因素之一。本文采用TI公司生產的LM124運算放大器構建偏置及濾波電路,該芯片具有低失調電壓和漂移、低輸入電壓及電流噪聲、低偏置電流及高帶寬等優點。偏置電路的偏置電壓采用芯片LM4040給出穩定的-2.5V,電路設計如圖 2所示。為了濾除電路及傳感器帶來的噪聲,利用運算放大器建立了二階有源低通濾波器,濾波器的帶寬可以通過更換濾波器的電阻和電容的大小來定。 3.2 A/D轉換模塊電路 利用AD7938作為采樣電路的轉換芯片,如圖 4所示,其中AD7938的控制信號CS、RD、WR、W/B、CONVST及其輸出信號BUSY都接FPGA,由FPGA的數字邏輯對其進行控制,其8位數據線也直接接到FPGA的I/O口。 3.3 USB模塊接口電路 USB目前已逐漸成為現代數據傳輸的發展趨勢,為多點數據采集提供了很大的支持,其傳輸速率可達到480Mb/s,傳輸方式有四種:控制傳輸、同步傳輸、中斷傳輸及批量傳輸,而且通過Hub擴展最多可接127個外設,具有成本低、功耗低、易使用等優點。本文選用的ISP1581完全符合USB2.0規范。如圖5所示為ISP1581模塊原理圖,該芯片的控制引腳、數據總線及地址總線都與FPGA的I/O相連。 3.4 DSP與FPGA的接口電路 DSP與FPGA之間通過總線方式連接,接口原理框圖如圖 6所示。DSP的數據總線寬度為32位,地址總線寬度為22位,將FPGA作為DSP的外設,地址的分配為:040,0000H040,000FH,通過STRB、R/W信號及PAGE1信號的組合邏輯對FPGA進行讀/寫操作。 4軟件設計 軟件設計包括FPGA的軟件設計和DSP的軟件設計,其中DSP的軟件在CCSV3x4x環境下利用C語言進行開發,在此就不再贅述。FPGA的軟件開發環境是ISE7.1軟件平臺,利用VHDL硬件描述語言進行開發。根據FPGA完成的功能,按照模塊可以劃分為與DSP接口模塊、USB芯片控制模塊及A/D控制模塊。其中A/D控制模塊按照AD7938的時序利用狀態機實現其控制,其中狀態描述線程的程序如下。 State_description: process(current_state) begin case current_state is when state0 = conv_nZ); when state1 = conv_n conv_nZ); when st22 = conv_nZ); when state2 = conv_nZ); when state3 = conv_nZ); when st4 = conv_nZ); when st44 = conv_nZ); when state4 = conv_nZ); when st444 = conv_nZ); when state5 = conv_nZ); when others = conv_nZ); end case; end process; 5結束語 本系統采用浮點型DSP TMS320VC33作為主處理器,利用FPGA強大的數字邏輯功能,簡化了硬件的設計,利用USB2.0與上位機進行通訊,具有數據采集速度快、功耗低、易于使用等優點。 _ 1 周立功. USB固件編程與驅動開發M. 北京: 北京航空航天大學出版社, xx. 2 楊永東, 曾慶立. 基于FPGA+DSP的高速數