-,1,5鎖存器和觸發器,5.1雙穩態存儲單元電路,5.2鎖存器,5.3觸發器的電路結構和工作原理,5.4觸發器的邏輯功能,2,2、鎖存器與觸發器,共同點：具有0和1兩個穩定狀態，一旦狀態被確定，就能自行保持。一個鎖存器或觸發器能存儲一位二進制碼。,不同點：,鎖存器-對脈沖電平敏感的存儲電路，在特定輸入脈沖電平作用下改變狀態。,觸發器-對脈沖邊沿敏感的存儲電路，在時鐘脈沖的上升沿或下降沿的變化瞬間改變狀態。,3,教學基本要求,1、掌握鎖存器、觸發器的電路結構和工作原理,2、熟練掌握SR觸發器、JK觸發器、D觸發器及T觸發器的邏輯功能,3、正確理解鎖存器、觸發器的動態特性,4,1、時序邏輯電路與鎖存器、觸發器：,時序邏輯電路:,概述,鎖存器和觸發器是構成時序邏輯電路的基本邏輯單元。,結構特征:由組合邏輯電路和存儲電路組成,電路中存在反饋。,工作特征：時序邏輯電路的工作特點是任意時刻的輸出狀態不僅與該當前的輸入信號有關，而且與此前電路的狀態有關。,-,5,5.1雙穩態存儲單元電路,5.1.1雙穩態的概念,5.1.2雙穩態存儲單元電路,6,2、鎖存器與觸發器,共同點：具有0和1兩個穩定狀態，一旦狀態被確定，就能自行保持。一個鎖存器或觸發器能存儲一位二進制碼。,不同點：,鎖存器-對脈沖電平敏感的存儲電路，在特定輸入脈沖電平作用下改變狀態。,觸發器-對脈沖邊沿敏感的存儲電路，在時鐘脈沖的上升沿或下降沿的變化瞬間改變狀態。,7,5.1雙穩態存儲單元電路,5.1.1雙穩態的概念,8,反饋,5.1.2雙穩態存儲單元電路,Q端的狀態定義為電路輸出狀態。,電路有兩個互補的輸出端,1.電路結構,9,2、數字邏輯分析,電路具有記憶1位二進制數據的功能。,如Q=1,如Q=0,10,3.模擬特性分析,圖中兩個非門的傳輸特性,-,11,5.2.1SR鎖存器,5.2鎖存器,5.2.1D鎖存器,12,5.2.1SR鎖存器,5.2鎖存器,1.基本SR鎖存器,初態：R、S信號作用前Q端的狀態，初態用Qn表示。,次態：R、S信號作用后Q端的狀態次態用Qn+1表示。,13,1)工作原理,R=0、S=0,狀態不變,14,無論初態Qn為0或1，鎖存器的次態為為1態。信號消失后新的狀態將被記憶下來。,R=0、S=1,置1,15,無論初態Qn為0或1，鎖存器的次態為0態。信號消失后新的狀態將被記憶下來。,R=1、S=0,置0,16,S=1、R=1,狀態不確定,約束條件:SR=0,當S、R同時回到0時，由于兩個與非門的延遲時間無法確定，使得觸發器最終穩定狀態也不能確定。,觸發器的輸出既不是0態，也不是1態,17,3）工作波形,18,4）用與非門構成的基本SR鎖存器,、,c.國標邏輯符號,a.電路圖,約束條件:S+R=0,19,例運用基本SR鎖存器消除機械開關觸點抖動引起的脈沖輸出。,20,21,2.邏輯門控SR鎖存器,電路結構,簡單SR鎖存器,使能信號控制門電路,22,2、工作原理,S=0，R=0：Qn+1=Qn,S=1，R=0：Qn+1=1,S=0，R=1：Qn+1=0,S=1，R=1：Qn+1=,E=1：,E=0：,狀態發生變化。,狀態不變,23,24,5.2.2D鎖存器,1.邏輯門控D鎖存器,國標邏輯符號,邏輯電路圖,25,S=0R=1,D=0,Q=0,D=1,Q=1,=D,S=1R=0,D鎖存器的功能表,邏輯功能,26,2.傳輸門控D鎖存器,(c)E=0時,(b)E=1時,(a)電路結構,TG2導通，TG1斷開,TG1導通，TG2斷開,Q=D,Q不變,27,(c)工作波形,28,3.D鎖存器的動態特性,定時圖:表示電路動作過程中，對各輸入信號的時間要求以及輸出對輸入信號的響應時間。,29,74HC/HCT373八D鎖存器,4.典型集成電路,30,74HC/HCT373的功能表,L*和H*表示門控電平LE由高變低之前瞬間Dn的邏輯電平。,-,31,5.3觸發器的電路結構和工作原理,5.3.1主從觸發器,5.3.2維持阻塞觸發器,*5.3.3利用傳輸延時的觸發器,5.3.4觸發器的動態特性,32,5.3觸發器的電路結構和工作原理,1.鎖存器與觸發器,鎖存器在E的高(低)電平期間對信號敏感,觸發器在CP的上升沿(下降沿)對信號敏感,在VerilogHDL中對鎖存器與觸發器的描述語句是不同的,33,5.3觸發器的電路結構和工作原理,主鎖存器與從鎖存器結構相同,1.電路結構,5.3.1主從觸發器,TG1和TG4的工作狀態相同,TG2和TG3的工作狀態相同,34,2.由傳輸門組成的CMOS邊沿D觸發器,工作原理：,TG1導通，TG2斷開輸入信號D送入主鎖存器。,TG3斷開，TG4導通從鎖存器維持在原來的狀態不變。,(1)CP=0時:,=1，C=0，,Q跟隨D端的狀態變化，使Q=D。,35,工作原理：,(2)CP由0跳變到1:,=0，C=1，,觸發器的狀態僅僅取決于CP信號上升沿到達前瞬間的D信號,TG3導通，TG4斷開從鎖存器Q的信號送Q端。,36,。,2.典型集成電路,74HC/HCT74中D觸發器的邏輯圖,37,74HC/HCT74的功能表,國標邏輯符號,74HC/HCT74的邏輯符號和功能表,具有直接置1、直接置0，正邊沿觸發的D功能觸發器,38,5.3.2維持阻塞觸發器,1.電路結構與工作原理,C,根據確定觸發器的狀態,39,4,CP=0,2、工作原理,Qn+1=Qn,D信號進入觸發器,為狀態刷新作好準備,40,4,當CP由0跳變為1,在CP脈沖的上升沿，觸法器按此前的D信號刷新,41,4,當CP=1,在CP脈沖的上升沿到來瞬間使觸發器的狀態變化,D信號不影響、的狀態，Q的狀態不變,42,2.典型集成電路-74LS74,43,5.3.4觸發器的動態特性,動態特性反映其觸發器對輸入信號和時鐘信號間的時間要求，以及輸出狀態對時鐘信號響應的延遲時間。,建立時間,保持時間,脈沖寬度,傳輸延時時間,傳輸延時時間,44,保持時間tH：保證D狀態可靠地傳送到Q,建立時間tSU：保證與D相關的電路建立起穩定的狀態，使觸發器狀態得到正確的轉換。,最高觸發頻率fcmax：觸發器內部都要完成一系列動作，需要一定的時間延遲，所以對于CP最高工作頻率有一個限制。,觸發脈沖寬度tW：保證內部各門正確翻轉。,傳輸延遲時間tPLH和tPHL：時鐘脈沖CP上升沿至輸出端新狀態穩定建立起來的時間,-,45,5.4.1D觸發器,5.4觸發器的邏輯功能,5.4.2JK觸發器,5.4.3SR觸發器,5.4.4D觸發器功能的轉換,5.4.2T觸發器,46,5.4觸發器的邏輯功能,不同邏輯功能的觸發器國際邏輯符號,D觸發器,JK觸發器,T觸發器,RS觸發器,47,5.4.1D觸發器,1.特性表,2.特性方程,Qn+1=D,3.狀態圖,48,3.狀態轉換圖,2.特性方程,5.4.2JK觸發器,49,例5.4.1設下降沿觸發的JK觸發器時鐘脈沖和J、K信號的波形如圖所示試畫出輸出端Q的波形。設觸發器的初始狀態為0。,50,5.4.3T觸發器,特性方程,狀態轉換圖,邏輯符號,51,4.T觸發器,國際邏輯符號,特性方程,時鐘脈沖每作用一次，觸發器翻轉一次。,52,5.4.4SR觸發器,1.特性表,2.特性方程,3.狀態圖,53,5.3.4D觸發器功能的轉換,D觸發器構成JK觸發器,54,2.D觸發器構成T觸發器,Qn+1=D,55,3.D觸發器構成T觸發器,Qn+1=D,二分頻,56,鎖存器和觸發器都是具有存儲功能的邏輯電路，是構成時序電路的基本邏輯單元。每個鎖存器或觸發