第4章組合邏輯電路 4 3常用中規(guī)模組合邏輯器件及應(yīng)用 4 3 1編碼器 人們?yōu)榻鉀Q實(shí)踐上遇到的各種邏輯問題 設(shè)計(jì)了許多邏輯電路 然而 我們發(fā)現(xiàn) 其中有些邏輯電路經(jīng)常 大量出現(xiàn)在各種數(shù)字系統(tǒng)當(dāng)中 為了方便使用 各廠家已經(jīng)把這些邏輯電路制造成中規(guī)模集成的組合邏輯電路產(chǎn)品 比較常用的有編碼器 譯碼器 數(shù)據(jù)選擇器 加法器和數(shù)值比較器等等 下面分別進(jìn)行介紹 4 3常用的組合邏輯電路 4 3 1編碼器 Encoder 編碼 將文字 符號(hào) 數(shù)碼或者特定信息用二進(jìn)制代碼表示的過程 編碼器 能實(shí)現(xiàn)編碼功能的電路 編碼原則 對(duì)m個(gè)輸入信號(hào)編碼時(shí) 設(shè)有n位二進(jìn)制代碼輸出 則m與n之間的關(guān)系為2n m m 2n時(shí) 稱為二進(jìn)制編碼器 m 10 n 4時(shí) 稱為二 十進(jìn)制編碼器 分類 普通編碼器 優(yōu)先編碼器 丁丙乙甲 引例 將4個(gè)搶答器的輸出信號(hào)編為二進(jìn)制代碼 設(shè)計(jì)一個(gè)簡(jiǎn)單的電路實(shí)現(xiàn)此功能 這個(gè)過程就是編碼 F0 A3 A1F1 A3 A2 A3A2A1A0 0001 0010 0100 1000 F1F0 00 01 10 11 輸入 輸出 4 2線編碼器 一 二進(jìn)制普通編碼器 用n位二進(jìn)制代碼對(duì)m 2n個(gè)信號(hào)進(jìn)行編碼的電路 3位二進(jìn)制普通編碼器 8線 3線 編碼表 函數(shù)式 Y2 I4 I5 I6 I7 Y1 I2 I3 I6 I7 Y0 I1 I3 I5 I7 輸入 輸出 I0 I7是一組互相排斥的輸入變量 任何時(shí)刻只能有一個(gè)端輸入有效信號(hào) 所以真值表只有八種組合 輸入 輸出 000 001 010 011 100 101 110 111 Y2Y1Y0 I0I1I2I3I4I5I6I7 函數(shù)式 邏輯圖 用或門實(shí)現(xiàn) 用與非門實(shí)現(xiàn) 用4位二進(jìn)制代碼對(duì)0 9十個(gè)信號(hào)進(jìn)行編碼的電路 8421BCD編碼器 二 二 十進(jìn)制普通編碼器 三 優(yōu)先編碼器 在優(yōu)先編碼器中 允許同時(shí)輸入兩個(gè)以上的有效編碼請(qǐng)求信號(hào) 當(dāng)幾個(gè)輸入信號(hào)同時(shí)出現(xiàn)時(shí) 只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼 編碼具有惟一性 優(yōu)先級(jí)別的高低由設(shè)計(jì)者根據(jù)輸入信號(hào)的輕重緩急情況而定 編碼表 函數(shù)式 3位二進(jìn)制優(yōu)先編碼器 輸入輸出為原變量 邏輯圖 輸入輸出為反變量 四 常用集成編碼器 1 集成3位二進(jìn)制優(yōu)先編碼器74LS148 8線 3線優(yōu)先編碼器 低電平有效 輸出3位二進(jìn)制反碼 集成3位二進(jìn)制優(yōu)先編碼器74LS148的真值表 輸入 邏輯0 低電平 有效 輸出 邏輯0 低電平 有效 2 二 十進(jìn)制優(yōu)先編碼器74LS147 二 十進(jìn)制優(yōu)先編碼器 低電平有效 輸出8421BCD反碼 10線 4線 實(shí)為9線 4線 74LS147 優(yōu)先編碼器74LS147的真值表 五 集成優(yōu)先編碼器的擴(kuò)展 1 XXXX 1 0 0 1111 0 1 0 有 0 反碼輸出 01110 1XXXX1111 011111101 00XXX 010XX 0110X 0010 0110 1010 1110 11 11 1 1 4線2線編碼器 1 片工作時(shí) 2 片不工作 1 片輸入全1無有效輸入時(shí) 2 片工作 可編111 110 101 100 可編011 010 001 000 Z2 1 Z2 0 集成3位二進(jìn)制優(yōu)先編碼器74LS14