1 第九章數字集成電路基本單元與版圖 9 1TTL基本電路9 2CMOS基本門電路及版圖實現9 3數字電路標準單元庫設計9 4焊盤輸入輸出單元9 5了解CMOS存儲器 2 9 1TTL基本電路 圖9 1TTL反相器的基本電路 3 圖9 3具有多發射極晶體管的3輸入端與非門電路 a 電路圖 b 符號 4 圖9 4TTL或非門 a 電路圖 b 符號 5 9 2CMOS反相器 1 電路圖標準的CMOS反相器電路如圖所示 注意1 NMOS和PMOS的襯底是分開的 NMOS的襯底接最低電位 地 PMOS的襯底接最高電位 Vdd 6 注意2 NMOS的源極接地 漏極接高電位 PMOS的源極接Vdd 漏極接低電位 注意3 輸入信號Vi對兩管來說 都是加在g和s之間 但是由于NMOS的s接地 PMOS的s接Vdd 所以Vi對兩管來說參考電位是不同的 7 2 轉移特性 在分析CMOS反相器的特性時 注意如下事實 在電路中 PMOS和NMOS地位對等 功能互補它們都是驅動管 都是有源開關 部分的互為負載 它們都是增強型MOSFET對于NMOS有對于PMOS有對輸入和輸出信號而言 PMOS和NMOS是并聯的 ViVtn導通 Vi Vdd Vtp 截止Vi Vdd Vtp 導通 8 2 轉移特性 續 在直流電路上 PMOS和NMOS串聯連接在Vdd和地之間 因而有Idsn從NMOS的d流向s 是正值 Idsp從PMOS的d流向s 是負值 Vdsn Vdsp Vdd 9 2 轉移特性 續 把PMOS視為NMOS的負載 可以像作負載線一樣 把PMOS的特性作在NMOS的特性曲線上 如圖所示 10 轉移特性 續 整個工作區可以分為五個區域來討論 1 A區 0 Vi VtnNMOS截止Idsn 0PMOS導通Vdsn VddVdsp 0等效電路如右圖所示 11 轉移特性 續 2 B區 Vtn Vi VddNMOS導通 處于飽和區 等效于一個電流源 稱之為NMOS平方率跨導因子 PMOS等效于非線性電阻 稱之為PMOS平方率跨導因子 在Idsn的驅動下 Vdsn自Vdd下降 Vdsp 自0V開始上升 等效電路如圖所示 12 轉移特性 續 3 C區 Vi VddNMOS導通 處于飽和區 PMOS也導通 處于飽和區 均等效于一個電流源 等效電路如右圖所示 此時有 13 轉移特性 續 兩個電流必須相等 即Idsn Isdp 所以如果 n p 且有Vtn Vtp 則有Vi Vdd 2但是 n 2 3 p 所以應有Wp Lp 2 5Wn Ln由 n p Vtn Vtp和Vi Vdd 2 應有VO Vdd 2 14 轉移特性 續 比 n p 對轉移特性的影響 如下圖所示 15 轉移特性 續 4 D區 Vdd 2 Vi Vdd 2 Vtp與B區情況相反 PMOS導通 處于飽和區 等效一個電流源 NMOS強導通 等效于非線性電阻 等效電路如圖所示 16 轉移特性 續 5 E區 Vi Vdd VtpPMOS截止 NMOS導通 Vdsn 0 Vdsp VddIdsp 0等效電路如圖所示 17 轉移特性 續 綜合上述討論 CMOS反相器的轉移特性和穩態支路電流如圖所示 18 轉移特性 續 PMOS和NMOS在5個區域中的定性導電特性 19 轉移特性 續 對于數字信號 CMOS反相器靜態時 或工作在A區 或工作在E區 此時有 Vi 0 I 0 Vo Vdd O 1 Vi Vdd I 1 Vo 0 O 0 從一種狀態轉換到另一種狀態時 有 I 0 I 1 I 1 I 0 Is s 0Ptr 0 Is s 0Pdc 0 20 轉移特性 續 對于模擬信號 CMOS反相器必須工作在B區和D區之間 反相器支路始終有電流流通 所以Is s 0 Pdc 0 21 3 CMOS反相器的瞬態特性 研究瞬態特性與研究靜態特性不同的地方在于必須考慮負載電容 下一級門的輸入電容 的影響 脈沖電路上升 下降和延遲時間的定義 即如圖所示 tr Vo 10 Vomax Vo 90 Vomax tf Vo 90 Vomax Vo 10 Vomax td Vi 50 Vimax Vo 50 Vomax 22 i Vi從1到0 CL充電 在此過程中 NMOS和PMOS源 漏極間電壓的變化過程為 Vdsn 0 Vdd Vdsp Vdd 0 即1 2 3 原點 CMOS反相器的瞬態特性 23 考慮到上拉管導通時先為飽和狀態而后為非飽和狀態 故輸出脈沖上升時間可分為兩段來計算 CMOS反相器的瞬態特性 24 a 飽和狀態時假定VC 0 0 恒流充電時間段有積分得 CMOS反相器的瞬態特性 25 b 非飽和狀態時線性充電時間段有 積分得 經變量代換 部分分式展開 可得 總的充電時間為 tr tr1 tr2如果Vtp 0 2Vdd 則 CMOS反相器的瞬態特性 26 ii Vi從0到1 CL放電NMOS的導通電流開始為飽和狀態而后轉為非飽和狀態 故與上面類似 輸出脈沖的下降時間也可分為兩段來計算 如圖所示 CMOS反相器的瞬態特性 27 a 飽和狀態假定VC 0 Vdd 恒流放電時間段有 積分得 CMOS反相器的瞬態特性 28 b 非飽和狀態線性放電時間段有 CMOS反相器的瞬態特性 29 總的放電時間為tf tf1 tf2如果Vtn 0 2Vdd 則如果Vtn Vtp bn bp 則tr tfCMOS的輸出波形將是對稱的 CMOS反相器的瞬態特性 30 反相器電路圖到符號電路版圖的轉換 a 電路圖 b 漏極連線 c 電源與地線連線 d 柵極與輸入輸出連線 31 圖9 20各種形式的反相器版圖 a 垂直走向MOS管結構 b 水平走向MOS管結構 c 金屬線從管子中間穿過的水平走向MOS管結構 d 金屬線從管子上下穿過的水平走向MOS管結構 e 有多晶硅線穿過的垂直走向MOS管結構 32 并聯反相器版圖 a 直接并聯 b 共用漏區 c 星狀連接 33 CMOS與非門和或非門 與非門和或非門電路 a 二輸入與非門 b 二輸入或非門 34 與非門的版圖 a 按電路圖轉換 b MOS管水平走向設計 35 或非門版圖 a 輸入向右引線 b 輸入向上引線 36 CMOS傳輸門和開關邏輯 工作原理傳輸門 a 電路 b 符號 開關邏輯與或門 37 工作原理 續 a 異或 和 b 異或非 門電路 38 工作原理 續 不同功能的線或電路 a 電路圖 b 邏輯圖 39 CMOS傳輸門版圖實現 40 三態門 a 常規邏輯門結構 b 帶傳輸門結構 三態門 41 三態門版圖 42 驅動電路 驅動電路的結構示意圖 43 驅動電路版圖 44 9 3數字電路標準單元庫設計 基本原理標準單元設計流程圖 45 庫單元設計 標準單元庫中的單元電路是多樣化的 通常包含上百種單元電路 每種單元的描述內容都包括 1 邏輯功能 2 電路結構與電學參數 3 版圖與對外連接端口的位置 對于標準單元設計EDA系統而言 標準單元庫應包含以下三個方面的內容 1 邏輯單元符號庫與功能單元庫 2 拓撲單元庫 3 版圖單元庫 46 庫單元設計 續 下圖給出了一個簡單反相器的邏輯符號 單元拓撲和單元版圖 a 邏輯符號 b 單元拓撲 c 單元版圖 47 9 4焊盤輸入輸出單元 9 4 1輸入單元輸入單元主要承擔對內部電路的保護 一般認為外部信號的驅動能力足夠大 輸入單元不必具備再驅動功能 因此 輸入單元的結構主要是輸入保護電路 為防止器件被擊穿 必須為這些電荷提供 泄放通路 這就是輸入保護電路 輸入保護分為單二極管 電阻結構和雙二極管 電阻結構 48 輸入單元 續 單二極管 電阻電路雙二極管 電阻保護電路 49 9 4 2輸出單元 A 反相輸出I OPAD顧名思義 反相輸出就是內部信號經反相后輸出 這個反相器除了完成反相的功能外 另一個主要作用是提供一定的驅動能力 圖9 37是一種p阱硅柵CMOS結構的反相輸出單元 由版圖可見構造反相器的NMOS管和PMOS管的尺寸比較大 因此具有較大的驅動能力 50 輸出單元 續 p阱硅柵CMOS反相輸出I OPAD 51 輸出單元 續 去鋁后的反相器版圖 52 輸出單元 續 大尺寸NMOS管版圖結構和剖面 53 輸出單元 續 反相器鏈驅動結構假設反相器的輸入電容等于Cg 則當它驅動一個輸入電容為f Cg的反相器達到相同的電壓值所需的時間為f 如果負載電容CL和Cg的CL Cg Y時 則直接用內部反相器驅動該負載電容所產生的總延遲時間為ttol Y 如果采用反相器鏈的驅動結構 器件的尺寸逐級放大f倍 則每一級所需的時間都是f N級反相器需要的總時間是N f 由于每一級的驅動能力放大f倍 N級反相器的驅動能力就放大了fN倍 所以fN Y 對此式兩邊取對數 得 N lnY lnf反相器鏈的總延遲時間ttol N f f lnf lnY 54 輸出單元 續 直接驅動和反相器鏈驅動負載時的延遲時間曲線 55 輸出單元 續 B 同相輸出I OPAD同相輸出實際上就是 反相 反相 或采用類似于圖9 40所示的偶數級的反相器鏈 為什么不直接從內部電路直接輸出呢 主要是驅動能力問題 利用鏈式結構可以大大地減小內部負荷 即內部電路驅動一個較小尺寸的反相器 這個反相器再驅動大的反相器 在同樣的內部電路驅動能力下才能獲得較大的外部驅動 56 輸出單元 續 C 三態輸出I OPAD所謂三態輸出是指單元除了可以輸出 0 1 邏輯外 還可高阻輸出 即單元具有三種輸出狀態 同樣 三態輸出的正常邏輯信號也可分為反相輸出和同相輸出 圖9 42是一個同相三態輸出的電路單元的結構圖 同相三態輸出單元電路結構 57 輸出單元 續 同相三態輸出單元版圖 58 輸出單元 續 D 漏極開路輸出單元漏極開路結構實現的線邏輯 59 9 4 3輸入輸出雙向三態單元 I OPAD 在許多應用場合 需要某些數據端同時具有輸入 輸出的功能 或者還要求單元具有高阻狀態 在總線結構的電子系統中使用的集成電路常常要求這種I OPAD 輸入 輸出雙向三態單元電路原理圖 60 9 5了解CMOS存儲器 半導體存儲器類型一覽 61 存儲單元的等效電路 a DRAM b SRAM c 掩膜型 熔絲 ROM d EPROM EEPROM e FRAM 62 9 5 1動態隨機存儲器 DRAM A DRAM單元的歷史演變過程 a 含兩個存儲節點的四晶體管DRAM單元 b 含兩條位線和兩條字線的三晶體管DRAM單元 c 含兩條位線和一條字線的雙晶體管DRAM單元 d 含一條位線和一條字線的單晶體管DRAM單元 63 三晶體管DRAM單元的工作原理 上拉和讀寫電路的三晶體管DRAM單元 64 工作原理 續 對三晶體管DRAM單元進行四個連續操作 寫入 l 讀取 1 寫入 0 和讀取 0 時的典型電壓波形 在預充電周期電流通過MPl和MP2開始對列電容C2和C3進行充電 65 工作原理 續 在寫 l 時序中電容Cl和C2的電荷共享 在讀取 l 過程中列電容C3通過晶體管M2和M3進行放電 66 工作原理 續 在寫 0 時序過程中C1和C2通過M1和數據寫入晶體管放電 在讀取 0 過程中列電容C3不放電 67 單晶體管DRAM單元的工作過程 a 帶選取線路的典型單晶體管 1 T DRAM單元 b 帶控制電路的單晶體管DRAM單元陣列的存儲結構 68 9 5 2靜態隨機存儲器 SRAM 靜態RAM單元的各種結構 69 CMOSSRAM單元的電路拓撲結構 70 9 5 3閃存 閃存單元由一個帶浮柵的晶體管構成 該晶體管的閾值電壓可通過在其柵極上施加電場而被反復改變 編程 閃存存儲器的數據編程及擦除方法 a 熱電子注入法 b Fowler Nordheim隧穿法 71 閃存單元的等效耦合電容電路 當給控制柵極和漏極加電壓 VCG和VD 時 浮柵的電壓 VFG 可以用耦合電容表示為 QFG為存儲在浮柵中的電荷 Ctotal為總電容 CFC為浮柵和控制柵之間的電容 CFS CFB和CFD是浮柵和源極 浮柵和本體 浮柵和漏極之間的電容 VCG和VD分別為控