硬件設計案例-晶振設計不規范導致FPGA功能紊亂.doc_第1頁
硬件設計案例-晶振設計不規范導致FPGA功能紊亂.doc_第2頁
硬件設計案例-晶振設計不規范導致FPGA功能紊亂.doc_第3頁
硬件設計案例-晶振設計不規范導致FPGA功能紊亂.doc_第4頁
全文預覽已結束

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

案例導讀本案例介紹了某單板晶振設計不規范，導致單板FPGA功能紊亂，主要描述了分析過程及解決措施，并提醒開發人員注意。晶振設計不規范導致FPGA功能紊亂案例無線裝備研究部無線網絡裝備項目組 王紅超一、 案例描述生產上反饋XX單板裝備測試時，測試了50塊單板，其中有五塊單板加密解密和壓縮解壓縮項目測試不過。加密解密和壓縮解壓縮功能是在單板的FPGA實現的，因此，首先想到的是單板的FPGA是否壞了。二、 原因分析更換FPGA芯片之后，測試依然失敗。讓研發人員加入調試信息，結果發現FPGA功能紊亂，應該調用某個函數的，結果卻調用了另外的函數，開始懷疑是字節對齊的問題，但嘗試了幾次改動，測試結果也都是錯誤的。開始懷疑是 fgpa設計或硬件時鐘的質量有問題。經過實驗發現將原來的好板子的時鐘芯片與壞板子的時鐘芯片對調，發現兩個板子都能夠正常工作，據此推測，問題很可能是：該時鐘芯片輸出的時鐘不夠理想，而單板對時鐘信號的瑕疵比較敏感。不同的單板對時鐘信號瑕疵的容忍程度不同，所以這個不理想的時鐘源在某些板上使用沒有問題，而在另一些板上就會產生問題。領了兩個新的晶振更換兩個壞單板后測試OK。到目前為止可以把問題定位為時鐘的問題了。但究竟是時鐘什么地方有問題呢？經過對照原理圖和示波器調試分析發現：單板上40MHz晶振的輸出端與后面的FPGA之間沒有匹配電阻，沒有按晶振應用規范設計，晶振輸出波形過沖振鈴太大。另由于更換了32.768MHz晶振，單板能正常工作，需設計人員確認選用晶振頻率指標是否滿足要求。“不良品”40MHz晶振的輸出波形圖：更換32.768MHz晶振后雖然單板能夠正常工作，但輸出波形也異常：把時鐘信號線割斷，加一個33歐匹配電阻，加膠固定電阻，調試OK。三、 結論和解決方法單板還存在5V的晶振輸出直接驅動供電電壓為3.3V的倍頻器的情況，一并需要修改。對單板進行改版，把5V的40M晶振改為3.3V的32.768M晶振，并按照晶振設計規范，加一個33歐的匹配電阻。四、 經驗總結、對規范的建議等晶振應用規范：1）晶振是溫度敏感元器件，安裝時應遠離發熱元器件。2）為了減小輸出波形“過沖”和“振鈴”（即反射），可根據需要，在晶振輸出端加串聯匹配電阻，如33歐。當晶振輸出為TTL/CMOS電平時，如果對EMI指標要求非常嚴格，可以考慮在晶振輸出端接入一4.7pF到22pF的小電容平滑時鐘的上升和下降沿，用來減小時鐘驅動器線路的EMI輻射。此電容的值以不影響系統指標為前提，典型值為10pF。其中，Rs為串聯匹配電阻，在PCB布局，電容C應盡量靠近Rs。3）晶振能完全安全驅動一路負載；驅動多路負載時要加時鐘驅動器； 驅動與被驅動信號的邏輯電平要相匹配。4）對提供晶振的直流電源必須進行高、低

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論