數字電子技術課程設計報告設計課題:數字電子鐘的設計姓名:學院:工學院專業:電子信息工程班級:06級（1）班學號:日期2008年12月22日2009年1月3日指導教師:馬德貴安徽農業大學工學院機電工程系目錄1設計的任務與要求12.方案論證與選擇13.單元電路的設計和元器件的選擇53.1六進制電路的設計63.2十進制計數電路的設計63.3六十進制計數電路的設計63.4雙六十進制計數電路的設計73.5時間計數電路的設計83.6校正電路的設計83.7時鐘電路的設計83.8整點報時電路的設計93.9主要元器件的選擇104.系統電路總圖及原理105.經驗體會10參考文獻11附錄A：系統電路原理圖12附錄B：元器件清單131數字電子鐘的設計1.設計的任務與要求數字鐘是一種用數字電路技術實現時、分、秒計時的裝置，與機械式時鐘相比具有更高的準確性和直觀性，且無機械裝置，具有更更長的使用壽命，因此得到了廣泛的使用。數字鐘從原理上講是一種典型的數字電路，其中包括了組合邏輯電路和時序電路。因此，我們此次設計數字鐘就是為了了解數字鐘的原理，從而學會制作數字鐘。而且通過數字鐘的制作進一步的了解各種在制作中用到的中小規模集成電路的作用及實用方法。且由于數字鐘包括組合邏輯電路和時敘電路。通過它可以進一步學習與掌握各種組合邏輯電路與時序電路的原理與使用方法。1.1設計指標1.時間以12小時為一個周期；2.顯示時、分、秒；3.具有校時功能，可以分別對時及分進行單獨校時，使其校正到標準時間；4.計時過程具有報時功能，當時間到達整點前10秒進行蜂鳴報時；5.為了保證計時的穩定及準確須由晶體振蕩器提供表針時間基準信號。1.2設計要求1.畫出電路原理圖（或仿真電路圖）；2.元器件及參數選擇；3.編寫設計報告寫出設計的全過程，附上有關資料和圖紙，有心得體會。2.方案論證與選擇2.1數字鐘的系統方案數字鐘實際上是一個對標準頻率（1HZ）進行計數的計數電路。由于計數的起始時間不可能與標準時間（如北京時間）一致，故需要在電路上加一個校時電路，同時標準的1HZ時間信號必須做到準確穩定。通常使用石英晶體振蕩器電路構成數字鐘。2圖1數字電子鐘方案框圖2.2晶體振蕩器電路晶體振蕩器電路給數字鐘提供一個頻率穩定準確的32768HZ的方波信號，可保證數字鐘的走時準確及穩定。不管是指針式的電子鐘還是數字顯示的電子鐘都使用了晶體振蕩器電路。一般輸出為方波的數字式晶體振蕩器電路通常有兩類，一類是用TTL門電路構成；另一類是通過CMOS非門構成的電路，本次設計采用了后一種。如圖（b）所示，由CMOS非門U1與晶體、電容和電阻構成晶體振蕩器電路，U2實現整形功能，將振蕩器輸出的近似于正弦波的波形轉換為較理想的方波。輸出反饋電阻為非門提供偏置，使電路工作于放大區域，即非門的功能近似于一個高增益的反相放大器。電容C1、C2與晶體構成一個諧振型網絡，完成對振蕩頻率的控制功能，同時提供了一個180度相移，從而和非門構成一個正反饋網絡，實現了振蕩器的功能。由于晶體具有較高的頻率穩定性及準確性，從而保證了輸出頻率的穩定和準確。3圖2CMOS晶體振蕩器（仿真電路）2.3時間計數電路一般采用十進制計數器如74HC290、74HC390等來實現時間計數單元的計數功能。本次設計中選擇74HC390。由其內部邏輯框圖(如圖3)可知，其為雙2-5-10異步計數器，并每一計數器均有一個異步清零端（高電平有效）。圖374HC390內部功能圖秒個位計數單元為十進制計數器，無需進制轉換，只需將與（下降沿有效）相連即可。（下降沒效）與Z秒輸入信號相連，可作為向上的進位信號與十位計數單元的相連。秒十位計數單元為六進制計數器，需要進制轉換。將十進制計數器轉換為六進制計數器的電路連接方法如圖4所示，其中可作為向上的進位信號與分個位的計數單元的相連。圖4十進制-六進制轉換電路分個位和分十位計數單元電路結構分別與秒個位和秒十位計數單元完全相同，只不過分個位計數單元的作為向上的進位信號應與分十位計數單元的相連，分十位計數單元的作為向上的進位信號應與時個位計數單元的4相連。時個位計數單元電路結構仍與秒或個位計數單元相同，但是要求，整個時計數單元應為十二進制計數器，不是10的整數倍，因此需將個位和十位計數單元合并為一個整體才能進行十二進制轉換。利用片74HC390實現十二進制計數功能的電路如圖5所示。圖5十二進制計數器電路另外，圖5所示電路中，尚余個二進制計數單元，正好可作為分頻器2Z輸出信號轉化為1Z信號之用。2.4譯碼驅動及顯示單元電路選擇CD4511作為顯示譯碼電路；選擇LED數碼管作為顯示單元電路。由CD4511把輸進來的二進制信號翻譯成十進制數字，再由數碼管顯示出來。這里的LED數碼管是采用共陰的方法連接的。計數器實現了對時間的累計并以8421BCD碼的形式輸送到CD4511芯片，再由4511芯片把BCD碼轉變為七段數碼送到數碼管中顯示出來。2.5校時電路數字鐘應具有分校正和時校正功能，因此，應截斷分個位和時個位的直接計數通路，并采用正常計時信號與校正信號可以隨時切換的電路接入其中。即為用COMS與或非門實現的時或分校時電路，In1端與低位的進位信號相連；In2端與校正信號相連，校正信號可直接取自分頻器產生的1HZ或2HZ（不可太高或太低）信號；輸出端則與分或時個位計時輸入端相連。當開關打向下時，因為校正信號和0相與的輸出為0，而開關的另一端接高電平，正常輸入信號可以順利通過與或門，故校時電路處于正常計時狀態；當開關打向上時，情況正好與上述相反，這時校時電路處于校時狀態。5實際使用時，因為電路開關存在抖動問題，所以一般會接一個RS觸發器構成開關消抖動電路，所以整個較時電路就如圖6。圖6帶有消抖電路的校正電路2.6整點報時電路電路應在整點前10秒鐘內開始整點報時，即當時間在59分50秒到59分59秒期間時，報時電路報時控制信號。當時間在59分50秒到59分59秒期間時，分十位、分個位和秒十位均保持不變，分別為5、9和5，因此可將分計數器十位的Q和Q、個位的Q和Q及秒計數器十位的Q和Q相與，從而產生報時控制信號。報時電路可選74HC30來構成。74HC30為8輸入與非門。12345611128U174HC30DIO1IO2IO3IO4IO5IO6說明：當時間在59分50秒到59分59秒期間時分十位、分個位和秒十位均保持不變，分別為5，9和5；因此，可以將分計數器十位的Qc和QA，個位的QD和QA及秒計數器十位的QC和QA相與，從而產生報時控制信