1、IC制造公司探尋產業合作新路 特殊工藝為低功耗產品背書,半導體企業應該發揮技術和生產規模的優勢，用協作促進創新，共同應對半導體技術升級帶來的挑戰。同時，芯片制造企業應采用新材料、新器件結構和特殊的低漏電工藝降低器件功耗。 “摩爾定律”指引著IC(集成電路)產業技術發展的方向，根據英特爾的“鐘擺戰略”(每兩年更新一次工藝，每兩年更新一次架構)，32納米芯片將于2009年面市。與此同時，由于技術更新要求企業必須對研發增加巨額投入，半導體產業的“吞金獸”本性暴露無遺，“摩爾定律”也成了檢驗企業實力的試金石。,IC企業強化縱向協作 在今年的IC制造年會上，東電電子(上海)有限公司總裁陳捷向與會的業內人

2、士介紹，隨著技術向高端推進，在IC業界處于第一集團的領跑公司越來越少，在2007年，業內還有10家大公司能跟上“摩爾定律”的腳步，而到2008年，能跟上這一步伐的公司只剩下6家。 在先后于京滬兩地舉辦的臺積電2008年度技術研討會上，臺積電全球業務及行銷副總裁陳俊圣表示，從增長率來看，最近幾年半導體產業的增速有所放緩，但是用于創新的投入卻保持較高的增長率。據他透露，對于新工藝的研發費用，如果把0.25微米節點記為1的話，那么在65納米節點為10，在32納米節點則為13；此外，建設一條月產能為3萬片晶圓的12英寸65納米生產線所需的投入是30億美元，而建設同等規模的12英寸32納米生產線所需的投

3、入則高達50億美元。可見，半導體業內企業應該發揮各自的技術和生產規模的優勢，用協作促進創新，共同應對半導體技術升級帶來的挑戰。,當技術節點進入90納米之后，DFM(可制造性設計)變得必不可少，這使得IC設計公司與晶圓代工廠必須更加密切地協作。中芯國際SoC(片上系統)研發中心吳漢明博士在接受中國電子報記者采訪時表示：“DFM既與工藝緊密相關，也與設計密不可分，工藝上的統計漲落在特征尺寸縮小時變得更加重要，這導致設計公司在早期的設計中必須考慮這種統計漲落對產品的良率和可靠性的影響。因此，工藝參數的偏差和設計中特征尺寸的余量都需要設計公司與集成電路制造公司越來越緊密地合作。” 今年4月，臺積電正式

4、宣布推出“開放創新平臺”(OIP)，融合了公司的工藝技術、IP(半導體知識產權)、生產制造數據庫以及與之兼容的第三方IP、設計工具套件等，向IC設計公司提供垂直整合技術，協助其客戶大幅縮短IC生產流程，降低整體IC研發成本。OIP的推出是晶圓代工領先企業為應對半導體產業向消費電子時代轉型而采取的革新之舉，還需要在未來更長的一段時間內由市場對其實際成效作出判斷，但該舉措本身對促進半導體產業鏈各個環節的協作無疑是具有積極作用。,由于IC設計復雜度越來越高，設計人員往往難以把握其設計電路的實際狀況，因而在設計過程中設定“最差條件”，預留“安全空間”，以保證滿足產品規格的需要。正是這種無奈之下的“最壞

5、打算”形成了“過度設計”，造成了資源的浪費。 為了盡可能地避免資源的浪費，進一步提升臺積電與先進制程相關的設計及制造環節的精確度，臺積電制定了的AAA(主動精準保證)機制。該機制以芯片設計支持服務為導向，涵蓋了IC產業生態環境中從芯片設計到制造的所有環節；此外，隨著工藝技術的演進，該機制將更新其精確度標準。借助AAA機制，IC設計公司不但可以減少“過度設計”，而且能夠大幅提升芯片設計一次性成功的概率，并且縮短從試投片到量產之間的時間。,低功耗是業界關注焦點 更小的線寬是半導體行業努力的方向，器件線寬越小，芯片的功耗就越小；另外，這也可以減少芯片的面積，從而降低芯片制造的成本。然而，在集成電路制

6、造中采用二氧化硅作為CMOS(互補金屬氧化物半導體)器件的柵極絕緣材料，按等比縮小尺寸規律，隨著器件線寬的縮小，柵絕緣層的厚度也隨之減薄，漏電流急劇上升，從而導致器件的靜態功耗不斷攀升。2008年10月27日，在中芯國際北京技術研討會上，中芯國際設計咨詢及服務部的丁鴻鈞先生表示，在0.13微米工藝節點，器件的靜態功耗占總功耗的比例不到1/3，而在65納米工藝節點，靜態功耗占總功耗的比例可能遠遠超過這個值。 在半導體業界，無論是IC設計公司和EDA(電子設計自動化)工具供應商，還是芯片制造企業和IP供應商，都在致力于技術創新以降低器件功耗。對于芯片制造企業而言，采用新材料、新的器件結構和特殊的低

7、漏電工藝是降低器件功耗的主要途徑。用高K(介電常數)介質取代二氧化硅作為柵極絕緣層，用金屬材料取代多晶硅作為柵電極就是從新材料著手的典型案例。,據計算，采取“高K+金屬柵”的方式可以把漏電流降低為原來的1/100。而SOI(絕緣層上硅)技術的應用則從材料和器件結構兩個方面入手保證了低功耗的實現，可將器件的動態功耗降低20%。低漏電工藝同樣也是降低器件漏電功耗的重要手段，以中芯國際90納米低漏電工藝為例，其漏電流比普通工藝漏電流降低1-2個數量級；將90納米低漏電工藝提升到65納米節點之后，器件的功耗可以降低兩個數量級以上。 就產品應用而言，模擬器件(尤其是電源管理芯片)也是降低能耗的主力。華虹

8、NEC把“模擬/電源管理”工藝平臺列為公司的四大戰略工藝平臺之一。日前，華虹NEC完成了0.5微米CA500C工藝模擬器件的開發，并且通過了工藝驗證。上海華虹NEC市場副總裁高峰告訴中國電子報記者，為支持客戶的設計需求，CA500C工藝還提供了包括噪聲和失配(Mismatch)模型在內的完善精準的器件模型，以及更豐富的PDK(工藝設計工具包)，使得客戶設計更加準確與容易實現。除了設計服務支持外，華虹NEC還為客戶提供如功能測試、可靠性測試和失效分析，同時也通過其合作伙伴提供掩膜版制作和封裝測試等一站式服務。華虹NEC將以其增值的晶圓代工服務為客戶帶來更具市場競爭力的產品優勢。,廠商策略 中芯國

9、際總裁兼首席執行官張汝京 著力提升產能與技術 半個世紀以來，高速發展的IC產業改變了人類的生活方式。從2004年開始，全球IC產業的波動幅度逐漸變小，增長曲線變得更為平緩。進入21世紀之后，中國IC產業的增長速度明顯高于全球整體水平。2005年，中國IC產業以408億美元的銷售額首次成為全球最大的IC(集成電路)消費市場，市場份額占全球總量的21%；去年，中國IC市場份額以近1/3的占有率仍處于世界第一，銷售總額則達到750億美元；預計到2010年，中國的IC銷售額將達到1240億美元，在全球所占的份額將達到38%。不過，中國的IC制造能力還相對較弱，尚不能滿足國內總需求量的20%，預計這一狀

10、況至少還將持續到2010年。 面對這種狀況，中芯國際首先致力于迅速提升產能。目前，中芯國際在上海、北京、天津等地總共擁有4座8英寸晶圓廠和3座12英寸晶圓廠，同時在成都和武漢分別有一座代為經營管理的8英寸和12英寸晶圓廠。此外，中芯國際在深圳的晶圓廠也開始建設。,在過去的5年中，中芯國際除了迅速提升產能之外，也與國內的設計公司、科研機構、大專院校及政府部門充分合作，提高企業的技術水平。目前，中芯國際已經量產0.35微米到90納米的邏輯產品(包括一般邏輯產品和低漏電、低電壓、高速邏輯產品)、數模混合及射頻產品，正在加速進行65納米產品認證和45納米產品研發。中芯國際的65納米工藝完全是由中芯國際

11、獨立開發的，而在45納米階段則引入了合作伙伴IBM公司的技術，加快研發進度。 隨著光刻精度的提升，IC設備廠商在工藝開發過程中扮演的角色越來越重要。例如，浸潤式光刻機的使用和OPC(光學鄰近校正)系統的引入為45納米工藝提供了硬件和軟件的保障。在提升技術水平的同時，企業還應該加強專利申請以保護自己的知識產權。截至2008年8月，中芯國際資深研發團隊超過800人，共獲得了2204項專利申請號。 中芯國際非常期待與中國IC設計企業實現共贏，從設計服務、掩模版制造、芯片制造到凸點制作、晶圓測試以及芯片的封裝和測試，中芯國際可以為IC設計企業提供全方位的一站式服務。目前，中芯國際在北京、上海、深圳、成

12、都等地有14個MPW(多項目晶圓)服務中心，就近為IC設計企業提供服務。 (本文根據張汝京在“ICChina2008”主題演講上的發言整理，未經本人確認。),上海華虹NEC電子有限公司市場副總裁高峰 企業服務領域持續拓寬 根據不同的IC市場應用，華虹NEC相繼開發了多種特色工藝，為躋身領先的特殊工藝代工服務商行列打下了堅實的基礎。通過對這些特色工藝的整合，并與相應的市場需求結合，華虹NEC確定了以嵌入式非揮發性存儲器、模擬/電源管理、高壓及射頻為代表的四大戰略工藝平臺，并持續強化其核心技術能力。 在確立了以模擬電路為核心業務之一的戰略發展方向后，華虹NEC持續加強該業務領域的核心技術能力，以提

13、供更全面更可靠的工藝平臺，滿足模擬電路市場的發展需求。在模擬/電源管理工藝平臺上，華虹NEC充分運用已有的技術經驗與優勢，進行主要用于電源管理產品的BCD等工藝的開發，目前，0.5微米CA500C工藝的模擬器件已經開發完成，并且順利通過了工藝驗證。 CA500C是基于華虹NEC成熟邏輯工藝所搭建的CMOS模擬工藝平臺，它延續了邏輯部分器件的成熟穩定特性，并提供多種可供模擬電路設計的器件選擇。CA500C工藝的推出，豐富了模擬/電源管理工藝技術平臺的內涵，使華虹NEC擁有更全面可靠的工藝線，滿足模擬電路市場的發展需求。,CA500C延續了華虹NEC0.5微米、5V的邏輯成熟工藝，在邏輯部分器件特

14、性維持不變的情況下，針對市場與客戶設計的需求，開發了豐富的可供模擬電路設計的器件選擇，如多種阻值的高精度高阻值電阻，高密度電容；又如DeepNWell(深N阱)技術，既可用于低噪聲設計，也可支持高放大系數的NPN器件；還提供了如耗盡型晶體管、多晶硅熔絲、OTP(一次性可編程)等器件，可以很好地滿足如開關電路、客戶編程等多種設計需求。 CA500C工藝穩定性高，在音頻功放電路、模擬類MCU(微控制器)、電能計量類產品、照明產品、工業測量ADC(模數轉換器)產品等廣泛的產品應用領域中可為客戶提供更可靠的芯片制造方案。 除了CA500C工藝外，華虹NEC同時也在CA500CL工藝平臺上開發模擬器件，以期達到更低閾值的電壓，從而進一步加強公司在模擬電路上的技術能力。嵌入式非易失性存儲器工藝平臺也是華虹NEC戰略技術發展方向之一，目前，基于華虹NEC的0.13微米嵌入式閃存工藝(EF130)生產的SIM卡產品已經完成產品的可靠性測試并進入量產階段，從而使工藝的發展進入一個新的階段。 EF130嵌入式閃存工藝的設計平臺面向智能卡、MCU（微控制器）和SoC(系統級芯片)等產