1、.,MOS場效應管的特性,.,上次課：第4章 集成電路器件工藝,1.引言 2.雙極型集成電路的基本制造工藝 3.MESFET工藝與HEMT工藝 4.CMOS集成電路的基本制造工藝 5.BiCMOS集成電路的基本制造工藝,.,第五章 MOS場效應管的特性,1. MOSFET的結構和工作原理 2. MOSFET的寄生電容 3. MOSFET的其它特性 3.1 噪聲 3.2 溫度 3.3 體效應 4. MOSFET尺寸按比例縮小 5. MOSFET的二階效應,.,5.1 MOSFET的結構和工作原理,集成電路中，有源元件有BJT、HBT、PMOS、NMOS、MESFET和HEMT 鑒于當前大多數集成

2、電路采用CMOS工藝制造，掌握NMOS和PMOS兩種元件特性對設計集成電路具有重要意義,.,MOS管結構,.,MOS管符號和標志,D,S,G,D,S,G,G,S,D,D,S,G,NMOS,Enhancement,NMOS,PMOS,Depletion,Enhancement,B,NMOS with,Bulk Contact,.,MOS管工作狀態,.,MOS管特性推導,柵極電壓所感應的電荷Q為,這些電荷在源漏電壓VDS作用下，在t時間內通過長度為L的溝道，即,通過MOS管源漏間的電流為,.,MOS管特性推導,當VgsVTVds時，近漏端的柵極有效控制電壓Vge VgsVTVds0，感應電荷為0，

3、溝道夾斷，電流不會增加，此時Ids為飽和電流。,.,MOS管飽和時,.,MOS管的IV特性曲線,.,閾值電壓VT,閾值電壓是MOS器件的一個重要參數 閾值電壓VT是將柵極下面的Si表面反型所必要的電壓，這個電壓與襯底濃度有關 按MOS溝道隨柵壓變化形成或消失的機理，存在兩種類型的MOS器件 耗盡型：溝道在VGS0時已經存在，VT0 增加型：溝道在VGS0時截止，當VGS“正”到一定程度時才導通。 VT0,.,閾值電壓VT表達式,經過深入研究，影響VT的因素主要有四個： 材料的功函數之差 SiO2層中可移動的正離子的影響 氧化層中固定電荷的影響 界面勢阱的影響,.,閾值電壓VT,在工藝確定之后，

4、閾值電壓VT主要決定于襯底的摻雜濃度： P型襯底制造NMOS，雜質濃度越大，需要趕走更多的空穴，才能形成反型層， VT值增大，因而需要精確控制摻雜濃度 如果柵氧化層厚度越薄，Cox越大，電荷的影響就會降低。故現在的工藝尺寸和柵氧化層厚度越來越小,.,5.2 MOSFET的電容,MOS電容結構復雜，最上面是柵極電極，中間是SiO2和P型襯底，最下面是襯底電極（歐姆接觸） MOS電容大小與外加電壓有關 Vgs0 Vgs增加達到VT值 Vgs繼續增大,.,Vgs0,.,.,Vgs增加達到VT值,.,Vgs繼續增加,.,MOS管電容變化曲線,.,MOS電容計算,.,VGSVT,溝道未建立，MOS管源漏

5、溝道不通 CgCgsCox CdCdb,.,VGSVT,MOS電容是變化的 MOS電容對Cg和Cd都有貢獻，貢獻大小取決于MOS管的工作狀態 非飽和狀態 CgCgs2C/3 CdCdbC/3 飽和狀態 CgCgs2C/3 CdCdb,.,5.3 MOSFET的其它特性,體效應 溫度特性 噪聲,.,體效應,很多情況下，源極和襯底都接地 實際上，許多場合源極和襯底并不連接在一起 源極不接地會影響 VT值，這稱為體效應,.,體效應,某一CMOS工藝條件下閾值電壓隨源極-襯底電壓變化曲線,.,溫度,MOS的溫度特性來源于溝道中載流子的遷移率和閾值電壓VT隨溫度的變化 載流子的遷移率隨溫度的變化的基本特

6、征：T上升 下降 閾值電壓VT的絕對值隨溫度變化的基本特征： T升高 VT減小 VT變化與襯底雜質濃度和氧化層厚度有關,.,噪聲,噪聲來源于兩個部分： 熱噪聲 閃爍噪聲,.,熱噪聲,熱噪聲由溝道內載流子的無規則熱運動造成 其等效電壓值表示為 由于gm與MOS的柵寬和電流成正比關系，因而增加MOS的柵寬和電流可以減小器件的熱噪聲,.,閃爍噪聲,閃爍噪聲由溝道處二氧化硅與硅界面上電子的充放電引起的 其等效電壓值表示為 增加柵長和寬，可以降低閃爍噪聲,.,兩點說明,有源器件的噪聲特性對于小信號放大器、振蕩器等模擬電路至關重要 所有的FET的1/f噪聲都高出相應的BJT的1/f噪聲約10倍。,.,5.

7、4 MOSFET尺寸按比例縮小,為了提高器件集成度和性能，MOS管的尺寸迅速減小 為了在縮小器件尺寸的同時，同時保持大尺寸器件的電流-電壓特性不變，Dennard等人提出了等比例縮小規律 等比例縮小規律即器件水平和垂直方向的參數以及電壓按同一比例因子K等比例縮小，同時摻雜濃度按比例因子增大K倍，這就是經典的恒電場等比例縮小規律 等比例縮小方案： 恒電場 恒電壓 準恒電壓,.,恒電壓縮減方案,.,MOSFET特征尺寸按縮減的優點,電路密度增加到2 功耗降低為1/2 器件時延降低倍器件速度提高倍 線路上的延遲不變 優值增加2倍,.,未來的MOSFET,25 nm FINFET MOS transi

8、stor,.,5.5 MOSFET的二階效應,隨著MOS的尺寸縮小，出于精度要求必須考慮二階效應 二階效應主要有 L和W的變化 遷移率的退化 溝道長度的調制 短溝道效應引起的閾值電壓的變化 狹溝道效應引起的閾值電壓的變化,.,L的變化,.,L的變化,柵極長度L不等于原先版圖上所繪制的Ldraw Lfinal=Ldraw-2Lpoly L=Ldraw-2Lpoly-2Ldiff 由于重疊效應，Cgs和Cgd也增加,.,W的變化,.,W的變化,柵極寬度W不等于原先版圖上所繪制的Wdraw W=Wdraw-2W， W是“鳥嘴”侵入部分厚度 當器件尺寸還不是很小時，這個W影響還小，但是器件縮小時，這個

9、W就影響很大,.,遷移率的退化,MOS管的電流與遷移率成正比，一般假定為常數 實際上， 并不是常數，它至少受到三個因素的影響 溫度 垂直電場 水平電場,.,特征遷移率0,.,電場強度,電場強度增加時，遷移率是減小的 電場有水平分量和垂直分量，因而遷移率隨Ev、Eh而退化,.,電場強度,水平電場對遷移率的影響要比垂直電場要大得多。水平電場將加速載流子運動，當載流子速度加速到一定值，水平速度飽和 一般N型硅的遷移率遠大于P型硅的遷移率，但兩種載流子的飽和速度是相同的 電場不強時，N溝道的值比P溝道的要大，約為2.5倍；當電場增強時，N管和P管達到同一飽和速度，得到同一值，與摻雜無關,.,溝道長度的調制,簡化的MOS原理內，飽和后電流不再增加 實際上，飽和區中電流Ids隨Vds增加而緩慢增加 這是由于溝道兩端的耗盡區的寬度增加，導致溝道距離減小，水平電場增加，電流增加,.,溝道長度調制,.,溝道長度調制,.,短溝道效應引起的閾值電壓的變化,MOS管的分析全是一維的，即所有的電場效應都是正交