第二章微機根本組成及丁作原理

1.1微型機的根本結構

一、單項選擇題

1.計算機中的運算器和控制器集成在一塊芯片上稱為()。

A.微型處理機B.苴片機C.微處理器D.單敏機

2.微控制器是指(

A.微處理器B.微型計算機C.單敵機D.單片機

4.微型計算機中的運算器，將運算結果的一些特征標志存放在()中。

A.SPB.IPC.AXD.FR

5.微處理器內部的控制器是由()組成。

A.存放器陣列

B.指令存放器、指令譯碼器及定時控制電路

C.ALU與內存

D.ALU與存放器

6.微型計算機各部件之間是用()連接起來的。

A.系統總線B.ABC.CBD.DB

7.通常計算機系統中的外圍設備是指()。

A.外存儲器、輸入設備及輸出設備

B.外存儲器、輸入設備

C.外存儲器、輸出設備

D.輸入設備、輸出設備

9.單片機是()。

A.微處理器B.微型計算機C.微機系統D.中央處理器

10.單片機是在一個集成電路芯片中集成了()。

A.微處理器和I/O接口B微處理器和RAM

C.微處理器和ROMD微處理器、I/O接口、RAM

11.總線是微處理器、內存儲器和I/O接口之間相互交換信息的公共通路。總線中的控制總線是()的信息通路。

A.微處理器向內存儲器傳送的命令信號B.微處理器句I/O接口傳送的命令信號

C.外界向微處理器傳送的狀態信號D.上述三種信號

12.連接微處理器和內存儲器以及I/O接口之間的總線是()。

A.片總線B.內總線C.系統總線D.外總線

二、判斷說明題

1.計算機中的運算器，控制器和內存儲器合稱為中央處理機。()

2.微處理機就是微型計算機。()

3.微處理機就是中央處理機CPU。()

4.通常所說的微型計算機是不包含系統軟件及應用軟件的。()

5.通常所說的微型計算機系統就是指微型計算機。()

6.通常所說的微型計算機系統就是指微型計算機及足夠的軟件所構成。()

7.假設將微型計算機集成在一片芯片上即構成單敵機。()

8.單散機如TP-81、TP-86都是計算機系統。()

9.目前人們常把微型計算機系統稱為個人計算機。()

12.對于片內總線而言，用戶無法直接控制其內部工作的。()

13.片內總線就是微型計算機引腳信號。()

14.外部總線就是系統總線或極級總線。()

15.微型計算機總線就是外部總線。()

16.片內總線就是內部總線。()

17.微型計算機系統中采用總線結構,所以部件之間傳送信息時必須分時處理.f)

18.數據總線上傳送的信息此數據，也可能是指令代碼。()

三、簡答題

1.簡述微處理器的內部結構。

2.簡述微型計算機的幾個主要組成局部。

3.簡述微型計算機系統中所用總線的類型。

4.簡述微型計算機系統組成。

1.3IBVPC機特點

一、單項選擇題

3.自Intel80386芯片問世后，至今集成度已超過100萬管子/片，土頻達100MHz以上的微處理器芯片有()。

A.80286B.TP-86C.8051D.PentiumIII

8.8086是()。

A.單片機B.單敲機C.微處理器D.微機系統

二、判斷說明題

10.PentiumHI是高性能的32位微處理器。()

11.PentiumN4MX是提高PC機處理多媒體和通訊能力而推出的新一代微處理器。()

1.1練習題參考解答

一、單項選擇題

1.C2.D3.D4.D

5.B6.A7.A8.C

9.B10.D11.D12.A

二、多項選擇題

1.ACEF2.ABDE

三、判斷說明題

1.(X)“中央處理器”改為"主機”。

2.(X)"就是"改為"不是”。

3.(，)4.(7)5.(X)"就是"改為"不是”。

6.(X)微型計算機系統是以微型計算改為主體，再配備外圍設備(外存儲器、輸入輸出設備)及軟件系統即可

構成。

7.(X)“單敲機”改為“單片微型計算機”。

8.(J)9.(J)10.(J；11.(7)12.(V)13.(V)

14.(X)"就是"改為"不是”。15.(X)“外部總線”改為"內總線”。

16.(X)"就是"改為"不是”。17.(V)18.(V)

匹、簡答題

1.微處理器內部結構由三局部處成。

(1)運算器：由算術運算和邏輯運算部件組成，用于數據的算術邏輯運算，運算結果的一些特征由FR存放。

(2)控制器：由指令存放器、指令譯碼器以及定時與控制電路組成。根據譯碼結果，以一定時序發出相應的控制

信號，用來控制指令的執行。

(3)存放器陣列(組)：由?組通用存放器組和專用存放器組成.

2.微型計算機的根本結構是由微處理器、內存儲器。I/O接口電路和總線組成。其中總線是由數據總線DB、地址

總線AB、控制總線組成。

微處理器是核心部件，它決定微型計算機各種功能及技術指標。存儲器存放程序、數據和結果。I/O接口電路又稱

I/O適配器，用于連接微型計算機與外圍設備的邏輯電路。為CPI：和外國設備交換數據提供各種通道。總線是微處理器、

內存儲潴和I/O接口之間相互交換信息的公共通路.

3.微型計算機系統中有三類總線：

(11片總線乂稱為元件級總線，它是微處理器的用腳信號。

(2)內總線(I-BUS),又稱為系統總線、微機總線或板級總線。

(3)外總線(E-BUS),又稱為通信總線。

4.微型計算機系統是以微型計算改為主體，再配備外圍設備(外存儲器、輸入輸出設備)及軟件系統即可構成。

其中軟件系統是由系統軟件和應用軟件組成。系統軟件包括操作系統、數據庫管理系統。各種高級語言的編譯程序、匯

編程序、調試程序、編輯程序等。應用軟件是由各學科、各領域諸種應用程序組成。

第5章存儲器及其接口

5.1存儲器的根本結構、分類

一、單項選擇題

7.存儲器系統中，通常SRAM芯片所用控制信號有()。

A.OE.READYB.CE、OE、WE

c.CE、OE、ALED.CE、OE

8.當內存儲器系統中內存儲器芯片較少時，其片選信號可以采用：)。

A.74LS138B.74LS245C.74LS244D.與門

10.8086系統中假設訪問奇存儲體的一個字節單元，那么此時他與A。是()狀態。

A.1,0B.0,1C.0,0D.1,1

11.用74LS373作為8086微公理器最小方式地址鎖存器時，其芯片兩個控制信號?G和麗應該分別與微處理器的

()相連。

A.ALE；接地B.接地；ALE

C.ALE：RESETD.ALE：DEN

12.8086微處理器工作于最小方式下的總線收發器74LS245,其控制信號G和而分別與微處理器()信號相

連。

A.DEN；DT/RB.DEN；ALEC.DEN；WED.麗■:RD

19.存儲器()在斷電(或關機)后，仍保存原有信息？

A.RAV、ROMB.SRAV、DRAMC.ROM、EPROMD.PROM、RAM

21.以下存儲器()存取速度最快？

A.SRAMB.磁盤C.DRAMD.EPROM

22.在PC/XT機上的DRAM刷新，每()時間完成一行刷新。

usB.15usC.1nsD.1/18.2us

30.在16位存儲器系統中，存儲字最好存放在偶地址的優點是().

A.減少執行指令的總線周期B.便于快速尋址C節省所占的內存空間D.節省

所占的外存空間

二、判斷說明題

4.8086/8088微處理器一個字占用兩個存儲單元。()

9.微處理器與存儲芯片連接時，當總線上掛接的器件超過微處理器所帶負載能力時，那么地址總線加驅動器用74LS

245或Intel8287.()

10.微處理器與存儲芯片連接時，當總線上連接的器件超過微處理器所帶負我能力時，那么數據總線加驅動器可用74LS

244或Inlel8282。()

15.8086系統中的奇存儲體和偶存儲體都是512KB。()

16.8088系統中1MB存儲器地址空間，可分成偶存儲體和奇存儲體.()

17.8086系統中低8位數據總線與奇存儲體相連，高8位數據總線與偶存儲體相連。()

18.8086系統中訪問存儲器進行字讀寫操作時一定用一個總線周期。()

19.通常存儲器容量是由數據總線寬度決定.f）

20.隨機存儲器單元的內容讀出和寫入操作其內容不變。（）

三、簡答題

7.選擇內存條時注意什么？

8.內存儲器芯片與微處理器的連接時應注意什么？

9.在存儲器系統中，有哪些實現片選控制的方法？

3.內部存儲器是如何組成？

5.2半導體存儲器系統的構成原理

、單項選擇題

1.半導體動態隨機存儲器需要每隔（）對其刷新一次。

A.1msB.2sC.2usD.1ms?2ms

2.半導體EEPROM寫入的內容，可以通過（）擦除。

A.紫外線照射B.電信號C.口令D.DOS命令

3.半導體EPROM寫入的內容,可以通過（）擦除。

A.紫外線照射B.電信號C.口令D.DOS命令

4.HM6116芯片地址線及數據線為（）。

A.1條地址線；16條數據線B.10條地址線:￡條數據線

C.11條地址線：8條數據線D.10條地址線：16條數據線

5.Intel2164A芯片地址線及數線為（）。

A.16條地址線：1條數據線

B.8條地址線：1條數據線

C.10條地址線：1條數據線

D.10條地址線；8條數據線

6.Intel2732A芯片地址線及數據線為（

A.12余地址線：8條數據線

B.12條地址線：1余數據線

C.11條地址線：8條數據線

D.11條地址線；1條數據線

9.對于EPROM而言，只有1）信號同時有效時才能輸出所需要的數據。

.A.詬、OEB.CE.WEC.OEWE0.OE.RD

13.具有電可擦除的只讀存儲器是（）

A.PROMB.KEPROMC.EPROMD.EEPROM

14.具有易失性的半導體存儲器是（）。

A.NVRAMB.DRAMC.PROMD.EEPROM

15.通過紫外線照射即可擦除全部存儲信息的芯片有（

A.Intel2716B.Intel2164AC.Intel6116D.Intel2817

16.Intel2164A芯片的地址分為行和列地址線。分時使用，所以有（）條。

A.14B.16C.8D.10

17.確定存儲器芯片容量的關系式是（

A.字數X數據線位數B.字長X數據線位數

C.單元數X數據線位數D.單元數X字長

18.Intel8086/8088微處理器最大方式下，讀和寫存儲器控制信號是（

A.如和標B.班和加氏C.MWTC和MRDCD.MRDC和MWTC

20.DRAM是()。

A.只能讀出的存儲器

B.只能寫入的存儲器

C.不關機信息靜態保存的存儲器

D.信息需定時刷新的讀/寫存儲器

23.集成度最高的存儲線路是（）態線路。

A.6管靜B.6管動C.4管動D.單管動

24.要組成64KB的8086系統程序存儲空間，選用EPROM的最正確方案是（）芯片。

A.1片64X8位B.4片16Kx8位

C.2片32Kx8位D.8片8KX8位

26.構成S086系統最大存儲器容量需用（）片&1KX1位的存儲器芯片。

A.16B.64C.32D.128

27.用2164DRAM芯片構成8086內存的最小容量是（）。

A.64KBB.256KBC.128KBD.640KB

28.有一SRAM芯片，地址線為A。?A1、，數據線為D。?D?，那么該芯片的存儲容量為（）。

A.4KBB.8KBC.16KBD.32KB

29.有一EPROM芯片的地址范圍為30800H?30FFFH無地址市垂，那么該芯片的存儲容量為（）。

A.1KBB.2KBC.4KBD.8KB

二、判斷說明題

1.可以屢次擦除、屢次改寫的ROM是EPROM。（）

2.半導體存儲器關機后，所存信息即喪失。（）

3.半導體隨機存儲器需要配置刷新電路，以便按時刷新。（）

5.Intel2164A是64Kx8b芯片。（）

6.Intel2164A芯片刷新時，只送入4個7位行地址進行刷新。（）

7.Intel2164A芯片地址線僅有A7?A。共8條線、分別為行和列地址，共同構成16位地址。

8.2164A芯片構成存儲器時，當存儲器讀/寫操作時在言和區控制下，先送行后送列地址，以便選中待訪問的

存儲單元。（）

11.對于EPROM芯片與微處理器連接時，常常把在引腳與地址譯碼器輸出相連，麗■引腳與系統控制總線中的讀信

號記5相連。（）

12.存儲器系統中的全譯碼法與存儲器芯片內部單譯法是具有相同連接方法和譯碼概念。（）

13.存儲器系統中的局部譯碼法一定有地址重疊。（）

14.存儲器系統中的線選法譯碼方式也一定有地址重疊。（）

21.由單管MOS和分布電容構成的DRAM只能存儲一位信息。（）

22.動態存儲器按行再生操作時，任何一列選擇門都不翻開。（）

三、簡答題

1.半導體存儲器有何特點？

2.半導體存儲器如何分類？

4.靜態RAM內部是如何組成？

6.使用EPROM應注意什么？

10.試說明2164芯片各引腳功能。

11.試說明6116芯片各引腳功能。

12.試說明2732A芯片各引腳功能。

13.用以下芯片構成存儲系統，各需要多少RAM芯片？需要多少位地址作為片外地址譯碼？設系統為2）位地址線，

采用全譯碼。

（1）512X4位RAM構成16KB的存儲系統。

（2）1024X1位RAM構成128KB的存儲系統。

(312KX4位RAM構成64KR的存儲系統.

(4)64X1位RAM構成256KB的存儲系統。

3.5練習題參考解答

一、單項選擇題

1.D2.A3.B4.C5.B

6.A7.B8.D9.A10.B

1LA12.A13.D14.B15.A

I6.CI7.CI8.D19.C20.D

21.A22.B23.D24.C25.D

26.D27.C28.C29.B30.A

二、多項選擇題

1.AB2.AC

三、判斷說明題

1.(X)“EPROM"改為"EPROM和EEPROM"。

2.(X)半導體存儲器中的RAM(SRAM、DRAM)關機后所存信息及喪失。

3.(X)“半導體隨機存儲器’改為“半導體動態隨機存儲器"。

4.(X)8086微處理器一個字占用兩個存儲單元，8088微處理器僅占用內存儲器一個單元。

5.(X)“64KX8b芯片"改為"64KX|b芯片".

6.(V)7.(V)8.(V)

9.(X)“74LS245或Intel8287”改為“74LS244或Intel8282”,

10.(X)“74LS244或Intel8282”改為“74LS245或Intel8286”。

11.(V)12.(X)“相同”改為"不相同”。

13.(V)14.(V)15.(V)

16.(X)“8088系統"改為"8086系統"。

17.(X)8086系統中低8位數據總線與偶存儲體相連，高8位數據總線與奇存儲體相連。

18.(X)“字讀寫操作"改為"對準的字讀寫操作"。

19.(X)“由數據總線帶寬決定”改為“由地址總線位數決定”，

20.(X)隨機存儲單元讀出內容不變，寫入操作存儲單元內容變化。21.(J)22.(V)

匹、簡答題

1.(1)速度快、存取時間可為ns級：(2)集成化，不僅存儲單元所占的空間小，而且譯碼電路、緩沖存放器以及

存儲單元都制作在同一芯片中，體積特別小；(3)非破壞性讀出，對靜態存儲器不僅讀操作不破壞原來信息，而且不用

刷新O

2.從半導體存儲器工作特點、作用和制作工藝的角度可如下分類。

(1)隨機存取存儲器RAM

這是一種使用過程中利用程序隧時可寫入信息，又可隨時讀出信息的存儲器，而對存儲器中任一存儲單元進行讀寫

操作所需用的時間根本相同，關機后信息消失。可分為雙極型和MOS器件兩種，前者讀寫速度高，功耗不大。集成度低,

所以微型計算機中幾乎都用后者。可以分為三類：

?靜態RAM即SRAM,其存儲電路以雙穩態觸發器為根底，狀態穩定，只要不掉電信息不會喪失，不需要刷新。

但是集成度低。適于不需要大存儲容量的微型計算機，如單片機、單敏機中。

?動態RAM稱為DRAM。其存儲單元以電容為根底，電路簡單，集成度高。但是電容中的電荷因漏電會逐漸喪

失，因此DRAM需要時刷新。它適于大存儲容量的計算機。

?非易失RAM或稱為掉電自保護RAM,即NVRAM,這種RAM是由SRAM和EEPROM共同構成的存儲器，

正常運行時和SRAM?樣，在掠電或電源有故障的瞬間，它把SAM的信息保存在EEPROM中，因而信息不會喪失。

NVRAM用于存儲非常重要的信息和掉電保護。

(2)只讀存儲器

只讀存儲器在使用過程中；只能讀出存儲的信息而不能用一般的方法將信息寫入。其中可分為：

?掩膜ROM利用掩膜「藝制造.一口制好,不能更改.因此只適合于固定程序和數據,大量生產時本錢低.

?可編程ROM簡稱PROM。由廠家生產出的PROM中的程序和數據是由用戶自行寫入的，但一經寫入，無法更

改，是一次性寫入的ROM。

?可擦除的PROM簡稱EPROM.可由用戶自行寫入程序和數據，寫入后的內容用紫外線照射20分鐘即可擦除，

然后可重新寫入新的內容。EPROM可屢次擦除屢次改寫。

-電擦除的PROM簡稱EEPROM采用電信號進行去除和改寫存儲器，使用方便，但速度較慢，價格較貴。

3.內存儲器是由存儲體MB、MAR、地址譯碼器、讀寫驅動器、MDR等組成，其中MB是存儲單元的集合體，它

通過M條地址線、N條數據線和一些有關控制線同CPU交換信息。

4.SRAM是由存儲體、地址譯碼器、讀寫控制邏輯、地址反相器及數據驅動緩沖器組成°其中假設該存儲器件具

有1024X1位，那么存儲體具有1024個單元，每個存儲單元僅有1位，所以存儲體是SRAM存儲部容量的集合體。為

了減少封裝引線，采用雙譯碼結構，X/Y譯碼同樣可以選擇1024個中某一單元，即用X/Y(行線一一X選擇線和列

線一一Y選擇線)的重登作為所選中的讀/寫存儲單元，這樣可以簡化譯碼和驅動電路。

5.以2164A為例簡述如下。

2164A芯片中64KXIb存儲體由4X128X128=2附存儲矩陣組成。每個I28X128的存儲矩陣由7條行地址和7條列

地址進行選擇。7位行地址經過譯碼產生128條選擇線，分別選擇128行中的一行：7位列地址經過譯碼產生128條選擇

線，分別選擇128列中的一列。7位行地址人.?A。和7位列地址A?,％可同時選中4個存儲矩陣中各一個存儲單元,

然后山A?和A]5經1：41/0電路選中1個單元進行讀/寫。

刷新時，只送入7位行地址，同時選中4個存儲矩陣的同一行，使512(4X128)個單元選中進行刷新。

6.(1)+端加有+25V或+21V電壓時，不要插或拔EPROM芯片，只能在關掉+25V或+21V電壓時才可插或

拔。

(2)加電時，必須先加v(+5V)后，再加v(+25V或+21V)：關掉時，那么必須先關％“再關丫。

(3)當CE為低電平時，不能在低電平與十25V或+21V之間轉換。

7.選擇內存條時應注意：(1)首先根據容量要求進行選擇：(2)注意存儲器芯片的類型：(3)芯片的工作速度以

及引腳線的類型。

8.(1)三總線正確連接包括地址線、數據線、控制線。

(2)微處理器三總線的負載能力。假設總線上掛接的器件超過上述負載，應該考慮總線的驅動問題，在總線上加

接緩沖和驅動器，以增加微處理器的負載能力。

(3)微處理器時序同存儲器芯片的存取速度的配合。在存儲器芯片同微處理器連接時，要保證微處理器對存儲器

的正確、可靠的存取，必須考慮存儲器的工作速度是否同微處理器速度匹配問題。如果存儲器的速度跟不.卜.微處理器的

速度，必須在正常的微處理器總線周期中插入T”。

9.存儲器系統中，實現片選控制的方法如下。

(1)全譯碼法：微處理器全部地址都參勺譯碼，如8086微處理器地址線89?八。，因此對應于存儲器芯片中的任

意單元都有惟一確實定地址，不出現地址重疊。

(2)局部譯碼法：微處理器的地址低位局部作為片內地址，局部的高位地址經譯碼牌后作為片選控制信號，還有

局部高位地址空留沒用，這種譯碼方式稱為局部譯碼法。這種方法有地玨重登。

(3)線選法：在微型計算機系統中，假設存儲容量較小，而且以后也不進行系統存儲容量的擴充，片選控制電路

可由幾片小規模集成電路芯片組成：再用剩余地址線中的某一條或兩條作為控制信號線以便選擇不同的芯片。這種方法

仍產生地址重疊。

10.2164A是64Kxi位半導體DRAM芯片。其引腳共有16條。

八0?勺：地址線。分時使用可作為行、列地址線，用來選擇芯片內部地址單元。

行地址選通信號置：用以控制選通行地址。

列地址選通信號云：用以控制選通列地址。

數據輸入線Dg：數據線引腳一諭入。

數據輸出線D,M：數據線引腳一輸出。

寫允許證：控制信號當其低電平時為寫允許信號，高電平時為讀允許信號。電源(+5V)：丫口口地線：Vss

II.6116芯片是2KX8位SRAM,共有24條引腳。

八0?八if)：地址線共11條，送地址譯碼器后可選中一個存儲單元。

I/O,-I/O8：數據線，與同一地址8位存儲單元相連，由這8條數據線進行數據的讀出與寫入。

CS：片選信號。

OE：輸出允許信號。

WE：讀寫控制信號，當其為低電平有效時為寫控制信號，當其高且平時為讀控制信號。

氐而■神三者為000時為寫入操作：三者為001時為讀出操作。V,...：電源十5V°Gnd：地。

12.2732A芯片是一種4KX8位EPROM芯片,共有24條引腳。

A。?A”：地址線共12條，用于選中待訪問的存儲單元。

Q。?Q,：7條數據輸出線，工作時此線只能輸出。

OE/V|ip：為輸出允許線，用于把輸出數據送到數據線，當其引腳上加21V電壓時，為2732A編程方式。為了防

止瞬時的高電壓，應在面/Vpp端與地址間接入一個O.IRF的電容器。寫入的數據以8位并行方式加到數據輸出引腳上,

地址和數據電平與TTL相同。

說：芯片允許線，用于?選擇芯片。病與忘配合能從輸出端得到讀出的數據。

Gnd：地線。V”：+5V。

13.(I)512X4bRAM,構成16KB。

?需要芯片數：16X2X2=64片

?片外地址線數：9條A。?AJ乍為片內地址，片外地址線用?A-共II條。

(2)1024X1位構成：128KBRAM.

?需要芯片數：128X6=1024片

?片外地址線數：片內地址線用10條，即A。?Ay片外地址線，書Ag?A］。，共10條。

(3)2KX4位RAM構成256KB存儲系統。

?需要的芯片數：32X2=64片

?片外地址線數：對內地址線用11條，即A。?A?。片外地址線用Ag?A”共9條。

(4)64XI位RAM構成256KB存儲系統。

-需耍的芯片數：32片

?片外地址線數：片內地址線共用16條，可分為低8位為行地址，高8位為列地址。片外地址線用Aw?A16

共4條。

第6章總線及總線標準

6.1總線的根本概念及原理

單項選擇題

1.常用總線RS-232c是屈于（）總線。

A.片總線B.內總線C.外總線D.地址總線

2.8086/8088微處理器的地址總線、數據總線和控制總線等是（）。

A.片總線B.內總線C.外總線D.通信總線

3.常用的總線中的PC總線是（

A.片總線B.內總線C.外總線D.元件級總線

4.當總線上所接負載超過總線負載能力時，必須在總線和負載之間加接（

A.ADC0809B.DAC0832C.三態緩沖器D.地址鎖存器

5.用硬件實現總線分配的邏輯電路為（）（＞

A.總線控制器B.總線仲裁器C.DMACD.總線收發器

6.幾乎所有微處理器芯片中，都包含有仲裁機構，一般優先級總是安排為（）。

A.DMA控制器較高于微處理器B.DVA控制器較低于微處理器

C.DMA控制卷與微處理器相同D.微處理器高于DMA控制器

7.在串聯優先級總線判別電路中越靠近總線仲裁器的模塊優先級（：.

A.低B.較低C.較高D.高

8.PC/XT機系統板上，微處理器模塊掛在（）總線上。

A.芯片B.系統總線C.擴充總線D.外總線

9.PC/XT機系統板上，支持器件掛在（）總線上。

A.系統總線B.系統擴充總線C.系統總線和系統擴充總線D.系統總線和芯片總線

IQ.PC/XT機系統板上,動態RAM在（）總線上。

A.系統總線B.系統擴充總線C.系統總線和芯片總線D.系統總線和系統擴充總線

11.PC/XT機系統板上ROM掛在（總線上。

A.芯片總線系統總線C.系統擴充總線D.外總線

12.PC/XT機系統板上的I/O適配器掛在（）總線上。

A.芯片總線B.系統總線C.外總線D.系統擴充總線

二.判斷說明題

1.所謂微型計算機三總線是指地址總淺AB、控制總線CB和數據總線。)

2.微型計算機三總線是指微型計算機三類總線片總線、1-BUS和E-BUSo)

3.32位微型計算機出現后，又推出了許多32位微型計算機總線，如MULTIBUS等。)

4.適用于16位微型計算機的內總線有RS—449、IEEE488等。()

5.總線是由傳輸信息的物理介質以及一套管理信息傳輸的通用規那么所枸成。)

6.片總線就是板級總線。()

7.所謂內部總線是常說的通信總線，用于微型計算機中各插件之間信息傳輸的通路。（)

8.外總線就是系統總線。（)

9.按總線標準設計的接口是通用接口,（)

1”對于PC總線輸出低電平信號而言，負載能力是指當它吸收了規定電流時，仍然保持邏輯低電平。（

11.對于PC總線輸出高電平信號而言，負載能力是指由信號源吸收負載的輸入電流。（）

12.但凡能夠對總線上的數據請求做出響應，但本身不具備總線控制能力的模塊稱為土模塊。（）

13.單處理機系統中，雖然有DMA控制那，但這個系統中不需要有總線仲裁器。（）

山于多處理機系統中，每個處理機都會隨機地提出對總線使用的要求，這樣就可能發生總線競爭現象。（）

15.串行優先級判別法中，優先組高的模塊頻繁請求.優先級低的模塊可能很長時間都無法獲得總線.（1

16.并聯優先級別判別法中有N個模塊，都可以作為總線主設備，每個模塊都有總線請求線和總線允許線，模塊間互相聯

系，互相制約。（）

17.三種優先級判別法中，串行優先判別方法仲裁電路復雜，需要大量外部邏輯才能實現。（）

18.串行優先級判別電路中必要條件是先檢測到忙信號輸入端處于無效狀態，仲裁器接受總線請求輸入條件、也是忙線處

于無效狀態。（）

19.串行優先級判別法中的仲裁機構是一線鏈式的。（）

2d.并聯優先級判別法中的仲裁機構，當一個模塊用總線傳輸結束以后，總線忙信號被撤銷，仲裁器的允許信號置為有效。

（）

三、簡答題

1.微機系統采用總線后有什么好處？

2.試述總線的定義。

3.試述常用總線？

4.采用總線標準有何好處？

5.總線標準的標準說明有哪些？

7.簡述總線仲裁的含義。

8.簡述總線仲裁優先級方法。

10.系統板上各部件同各總線的關系是什么？

11.PC總線信號線有哪些類型，簡要說明。

13.ISA前62引腳總線與PC/AT總線有何區別?

PC［總線有何特點？

15.簡單說明PC總線、ISA總線與EISA總線區別與聯系?

28.簡述即插即用的功能。

2.1練習題參考答案

單項選擇題

1.C2.A3.B4.C5.B6.A7.D8.A9.C10.D11.C12.D

二.判斷說明題

1.兇）。2.（X）“微型計算機三類總線片總線、I-BLS和E?BUS"改為"AB、DB、CB”。

3.（X）“如MULTIBUS等”改為“如MCA、VME總線等”。

4.（X）”有RS-449、IEEE488等”改為“有PC總線等”,

5.N）。6（X）“板級總線”改為“元件級總線”。

7.（義）“常說的通信總線"改為"常說的系統總線”。

8.（義）“系統總線”改為"通信總線”。9.N）。10.（V）o

11，（X）”由信號源吸收負載的輸入引流”改為"由信號源流向負載的輸出電流"。

12.（義）“稱為主模塊"改為”稱為總線從設備"。

13.（義）“不需要有總線仲裁器”改為"也要有DMA控制器，微處理器就有了總線使用的競爭者，這樣的系統也必須有相

應的總線仲裁器"。

14.（4）。15.（4）。16.（X）“模塊間互相聯系，互相制約"改為"模塊間獨立的，沒有任何控制關系”。

17.（義）“串行優先判別方法"改為"循環優先級判別方法”。

18.（V）,19.（X）“一線鏈式"改為"三線鏈式”。

20.（X）“允許信號置為有效"改為“仲裁器的允許信號也被撤消"。

三，簡答題

I.微型計算機系統采用了總線后，不僅可以提高系統的效率和處理速度，簡化微型計算機的系統結構，使系統易于擴

充，而且可以大大簡化系統硬件的設計過程，減輕軟件的設計和調試工作，縮短軟件研制周期，從而降低了系統的本錢。

2.總線是一種在多于兩個模塊（設備或子系統）間傳送信息的公共通路，以便實現各設備（設備或子系統）之間能實

現信息共享和交換。

3.X0X6/X0XX微處理器的AR、CR.DR構成片總線八STD總線MIJITIRUS總線、PC總線、PC-AT等是內總線即微機

總線、系統總線、板級總線，目前這類總線又推出32位微機總線如MCA總線、VME總線、EISA總線等。外總線有RS-232C、

RS-449、IEEE488等。

4.采用總線標準可以為計算機接口的軟硬件設計提供方便。由于總線標準的引入，使各個模塊的接口芯片的設計相對

獨立。同時也給接口軟件的模塊化設計帶來方便。

5.總線標準的標準說明如下：

(1)機械結構標準：確定模敏尺寸、總線插頭，邊沿連接器等的規格及位置。

(2)功能標準：確定各引腳信號名稱、定義、功能叮邏輯關系，對相互作用的協議進行說明。

(3)電氣標準：規定信號工作時的上下電平、動態轉換時間、負載能力及最大額定值。

6.當總線上所接負載超過總線的負載能力時，必須在總線和負載之間加接緩沖相或驅動器，最常用的是三態緩沖甥。

能起到驅動即信號電流放大，可帶動更多負載和隔離，減少負載對總線信號的影響。

7.所謂總線仲裁就是為了防止多處理機同時控制總線，在總線上設立一個處理總線競爭的機構，按優先級次序，合理

地分配資源。

8.對總線仲裁問題有三種方法解決總線分配的優先級技術即串聯、并發、循環等。

(1)串聯優先級判別法：串聯優先級判法機構中有N個模塊，都可以作為總線主設備，各個模塊中的請求輸出端采

年集電板漏極開路門，請求端用線或方式接到仲裁器請求輸入端，每個模塊的忙端同仲裁器的“總線忙”狀態線相連，

這是一個輸入輸出雙向信號線。當一個模塊占有總線控制權時，該模塊的“忙”信號端成為輸出端，向系統的“忙”狀

態線送出有效信號，例如低電平。其他模塊的“忙”信號端全部作為輸入端工作，檢測“忙”線上狀態。一個模塊假設

要提出總線“請求”，條件是先檢測到“忙”線處于無效狀態，仲裁器接收總線請求輸入的條件、也是“忙?’線處于無

效狀態。進一步可以規定仲裁器輸出“允許"信號條件首先是“忙”線無效，表示總線沒有被任一模塊占用；其次才是

有模塊提出了總線請求。“允許”信號在鏈接的模塊之間傳輸，直到提出總線“請求”的那個模塊為止。這里從“允許”

信號的邊沿觸發，它把共享總線的各模塊按規定的優先級別鏈接在鏈路中的不同位置上。越前面的模塊，優先級越高。

當前面的模塊耍使用總線時，便發出信號禁止后面的部件使用總線，通過這種方式，確定請求總線各模塊中優先級最高

的模塊。

這種串聯優先級別判別中的仲裁機構是三線鏈式的仲裁機構。

(2)并聯優先級判別法：在這種判別法中有N個模塊，都可作為總線主設備，每個模塊都有總線“請求”線和總線

“允許“線，模塊之間是獨立的，沒有任何控制關系。這些信號接到總線優先控制器即仲裁器，任何?模塊使用總線，

都要通過“請求”線向仲栽器發出“請求”信號。

仲裁器是由一個優先級編碼器和一個譯碼器組成。該電路接到某個模塊或多個模塊發來的請求信號后，首先經優先

級編碼器進行編碼，然后由譯碼器產生相應的輸出信號，發往請求總線模塊優先級別最高的模塊，總線已經被占用。

在一個模塊占用總線的傳輸結束后，就把總線“忙”信號撤銷，仲裁器也撤銷"允許”信號。根據各請求輸入情況,

仲裁器重新分配總線控制權。

(3)循環優先級判別法：這種方法類似于并聯優先級判別方法，其中的優先級是動態分配的，原來的優先級編碼器

汴?個更為復雜的電路代替，該電路把占有總線的優先級在發出總線請求的那些模塊之間循環移動，從而僅每個總線模

塊使用總線時機相同。

9.比擬總線仲裁器優先級判別法如下：

(1)三種總線仲裁器優先級判別法中，循環優先級判別法仲裁電路豆雜，需要大量外部邏輯才能實現，串聯優先級

判別法不需要使用外部邏輯。

(2)串聯優先級判別法所允許鋌接的模塊數目受到嚴格限制。

(3)三種總線仲裁器優先級判別法比擬，并聯優先級判別方法較好，它的仲裁電路不復雜，而允許總線上鏈接模

塊多。其他方法次之。

10.系統板上各部件同各總線的關系為：

(1)微處理器模塊掛在芯片總線上。

(2)支持器件掛在系統總線和系統擴充總線上。

(3)等待/總線響應電路掛在芯片總線和系統總線上。

(4)動態RAM掛在系統總線和系統擴充總線上。

f51ROM掛在系統擴充的線卜.

(6)系統板上的I/O適配器掛在系統擴充總線上。

11.PC總線信號線有8位雙向數據總線，20位單向地址總線，其余為控制總線，共26條，包括6級中斷請求線IRQ2?

IP.Q7.3對DMA控制線加?條DACKO、4條存儲器和10設備的讀寫命令線、1條系統時鐘信號、1條I/O奇偶檢測線、1

條I/O就緒線及其他聯絡信號線。此外，還提供4種電源+5V、?5V、+12V、?12''共8條線，供擴充及I/O適配器使用。

12.62芯I/O通道中J1?J7槽和J8信號稍擢區別：(1)J8的I/O通道，地址線用XA19?XAO,數據線用XD7?XDO,

讀寫命令線用YMEMR、YMEMW、XIOR、XIOWo它們都由擴充系統總線提供。(2)J1?J7的I/O通道中B8引腳

是一根備用線即為RESERVED,但在J8的I/O通道中，該引腳為CARDSLCTD即卡選中信號,當J8槽上的適配器被選

中時，該引腳為低電平，向系統指示比卡選中，以便微處理器讀寫J8槽上的適配器，該引腳和J1?"的備用腳接在一

起，但系統不用它。J8一般用來插入擴充RAM等模板。

13.(1)原B19作為0通道的DMA應答的DACK0,現因AT機的RAV刷新不再通過DMA傳輸來完成，所以直接山系統

板上RAM刷新電路產生REFRESH信號替代，也可由I/O擴展板上的其他微處理器驅動刷新信號。另一處是PC/AT機上

J8槽的B8引腳，原是板選中信號而藍，現在各個槽中B8處均引入一個“OWS"即等待狀態信號，它表示擴展槽中的

設備無需處理器插入任何附加等待狀態，即可完成當前總線周期。

14.(1)突出的高性能：實現33MHz和66MHz總線操作,傳輸速率從132Mb/s(3MHz時鐘,32位數據通過)可升級到

528MB/S(66MHz時鐘,64位數據通路),滿足當前及以后相當一段時期內PC機傳輸速率的要求。支持突發工作方式,

改良了寫相關的圖形性能，能真正實現與微處理器/存儲子系統的完全并發工作。

(2)良好的兼容性：PCI總線部件和插件接口相對于微處理器是獨立的，PCI總線支持所有的目前和將來不同結

構的微處理器，因此具有相對長的生命冏期。

(3)支持即插即用：PC1設備中有存放設備具體信息的存放器，這些信息可以使系統BIOS和操作系統層的軟件可以

自動配置PCI總線部件和插件，使系統使用方便。

(4)多主能力：支持多主設備系統，允許任何PCI主設備和從設備間實現點到點對