15.5

寄存器

寄存器是數(shù)字系統(tǒng)中存儲二進(jìn)制數(shù)據(jù)的邏輯器件，如計(jì)算機(jī)中的通用寄存器、指令碼寄存器、地址寄存器和輸入輸出寄存器等。

寄存器主要由具有公共時鐘輸入的多個D觸發(fā)器組成，待存入的數(shù)據(jù)在統(tǒng)一的時鐘脈沖控制下存入寄存器中。

寄存器按邏輯功能可分為并行、串行及串并行寄存器15.5

寄存器移位寄存器除了清除、接受、保存和輸出外，還具有數(shù)據(jù)移位功能。并行寄存器沒有移位功能，通常簡稱為寄存器寄存器能實(shí)現(xiàn)對數(shù)據(jù)的清除、接受、保存和輸出功能15.5.1寄存器1.4位寄存器15.5

寄存器4個D觸發(fā)器組成的4位寄存器邏輯圖Q0~Q3為4位數(shù)據(jù)輸出CP為公共時鐘脈沖D0

~D3為4位數(shù)據(jù)輸入R為清零信號15.5

寄存器這種將數(shù)據(jù)一并存入又一并取出的方式稱為并入并出方式

先將要存入的4位數(shù)據(jù)送到相應(yīng)的數(shù)據(jù)輸入端，在CP脈沖上升沿到達(dá)后，則Qn+1=D，數(shù)據(jù)便存入了寄存器，一直保存到下一個CP脈沖上升沿到達(dá)時。15.5

寄存器(1)74273的符號圖2.中規(guī)模集成8位上升沿D寄存器為公共清零端D7~D0為輸入端Q7~Q0為輸出端CP是公共時鐘脈沖D1D0D2D3D5D4D6D7CRCPQ1Q0Q2Q3Q5Q4Q6Q715.5

寄存器D1D0D2D3D5D4D6D7CRCPQ1Q0Q2Q3Q5Q4Q6Q7清0鎖存0鎖存10××01↑001↑11工作狀態(tài)(2)74273的功能表該寄存器為8位并行輸入/并行輸出寄存器15.5

寄存器3.4位三態(tài)并行輸入并行輸出寄存器74LS173(1)74LS173的符號圖CR是異步清零端和是輸出使能端和是輸入控制端74LS1732D1D3D4DSTACRCP2Q1Q3Q4QSTBENAENB15.5

寄存器74LS1732D1D3D4DSTACRCP2Q1Q3Q4QSTBENAENB(2)74LS173的功能表清0保持不變保持不變高阻置數(shù)允許輸出×××00××0↑1×0↑×10↑0×0××0工作狀態(tài)15.5

寄存器輸出為高阻狀態(tài)(Z)，但對輸入端送數(shù)功能無影響。a.當(dāng)時74LS1732D1D3D4DSTACRCP2Q1Q3Q4QSTBENAENB清0保持不變保持不變高阻置數(shù)允許輸出×××00××0↑1×0↑×10↑0×0××0工作狀態(tài)15.5

寄存器74LS17314131211157910122D1D3D4DSTACRCP2Q1Q3Q34564QSTBENAENB清0保持不變保持不變高阻置數(shù)允許輸出×××00××0↑1×0↑×10↑0×0××0工作狀態(tài)寄存器輸出內(nèi)部保存的數(shù)據(jù)Q0=D0、Q1=D1、Q2=D2、Q3=D3b.當(dāng)時15.5

寄存器74LS17314131211157910122D1D3D4DSTACRCP2Q1Q3Q34564QSTBENAENB清0保持不變保持不變高阻置數(shù)允許輸出×××00××0↑1×0↑×10↑0×0××0工作狀態(tài)b.當(dāng)時c.當(dāng)時，時鐘脈沖CP上升沿到來，允許數(shù)據(jù)D0~D3置入寄存器中d.當(dāng)時，無論CP如何變化，寄存器狀態(tài)保持不變15.5

寄存器在數(shù)字系統(tǒng)和計(jì)算機(jī)中，不同部件的輸入和輸出一般是通過公共數(shù)據(jù)總線傳送數(shù)據(jù)。這些部件通常具有三態(tài)輸出或者通過三態(tài)緩沖器接到總線。(3)74LS173的應(yīng)用——通過公共數(shù)據(jù)總線傳送數(shù)據(jù)15.5

寄存器DB3~DB0是四位數(shù)據(jù)總線，寄存器的輸入端D3~D0、輸出端Q3~Q0分別與相應(yīng)的數(shù)據(jù)總線相連。

在任一時刻，只能有一個寄存器輸出端使能，其余兩個寄存器的輸出必須處于高阻態(tài)。15.5

寄存器

移位寄存器是數(shù)字系統(tǒng)和計(jì)算機(jī)中的一個重要部件。例如計(jì)算機(jī)作乘法運(yùn)算時，需要將部分積左移。又如在主機(jī)與外部設(shè)備之間傳送數(shù)據(jù)，需要將串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)，或者將并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)，這些都要對數(shù)據(jù)進(jìn)行移位。15.5.2移位寄存器

在移位操作時，每來一個CP脈沖，寄存器里存放的數(shù)碼依次向左或向右移動一位。15.5

寄存器移位寄存器按移位方式分：可分為單向移位寄存器和雙向移位寄存器

串行輸入并行輸出、串行輸入串行輸出、并行輸入并行輸出和并行輸入串行輸出。移位寄存器的工作方式主要有：1.集成移位寄存器15.5

寄存器(1)8位單向移位寄存器7416474164是一個串行輸入、并行輸出的八位單向移位寄存器。Q7Q6Q5

Q4

Q3

Q2

Q1Q0DSADSBCPCR741641)74164符號圖DSA、DSB是串行數(shù)據(jù)輸入端D0=DSADSB

串行輸入數(shù)據(jù)Q7~Q0并行數(shù)據(jù)輸出端CR是異步清0端15.5

寄存器Q7Q6Q5

Q4

Q3

Q2

Q1Q0DSADSBCPCR741640××1↑01↑1Q0Q1……Q70

0

……00

Q0……Q61

Q0……Q62)74164功能表D0=DSADSB

15.5

寄存器(2)4位雙向移位寄存器741941)74194符號圖D0~D3為并行數(shù)據(jù)輸入端Q0~Q3為并行數(shù)據(jù)輸出端DSL是數(shù)據(jù)左移輸入端M1、M0為工作方式控制端DSR是數(shù)據(jù)右移輸入端D3D2D1D0CRM0M1DSRDSLQ3Q2Q1Q074194CPCR為異步置零輸入端15.5

寄存器D3D2D1D0CRM0M1DSRDSLQ3Q2Q1Q074194CP2)74194功能表15.5

寄存器D3D2D1D0CRM0M1DSRDSLQ3Q2Q1Q074194CP/CR=0時，寄存器清零/CR=1，M1M0=00，寄存器保持原態(tài)/CR=1，CP=0，寄存器保持原態(tài)15.5

寄存器D3D2D1D0CRM0M1DSRDSLQ3Q2Q1Q074194CP/CR=1，M1M0=10，在CP的上升沿，寄存器狀態(tài)左移/CR=1，M1M0=01，在CP的上升沿，寄存器狀態(tài)右移/CR=1，M1M0=11，在CP的上升沿，寄存器送數(shù)，Q3~Q0=D3~D015.5

寄存器2.移位寄存器的應(yīng)用(1)環(huán)形寄存器b.工作波形圖CP123456a.四位環(huán)型計(jì)數(shù)器DSRQ0Q1Q2Q374194CRCPD0D1D2D3M1M0CP11100015.5

寄存器c.狀態(tài)轉(zhuǎn)換圖000110000100001010011100011000111011110111100111無效循環(huán)有效循環(huán)Q0Q1Q2Q3電路不能夠自啟動，一般在啟動時，需要在M1端加置初態(tài)脈沖。0101101000001111n位環(huán)形寄存器可以構(gòu)成n進(jìn)制計(jì)數(shù)器。15.5

寄存器(2)扭環(huán)形計(jì)數(shù)器CP123456789b.工作波形