第三章門電路內容提要：1、主要講述數字電路的基本邏輯單元－－門電路，有TTL邏輯門、MOS邏輯門。2、半導體二極管門電路3、三極管門電路（TTL門電路）4、場效應管門電路（CMOS門電路）1本章主要內容3.1概述3.2半導體二極管門電路3.3CMOS門電路3.4*其他類型的MOS集成門電路3.5TTL門電路3.6*其他類型的雙極型集成門電路3.7*Bi－CMOS電路3.8*TTL門電路與CMOS門電路的接口23.1概述1.門電路：實現基本邏輯運算和復合運算的單元電路稱為門電路，常用的門電路有非門、與非門、或非門、異或門、與或非門等(1)正邏輯：在二值邏輯中，如果用高電平表示邏輯“1”，低電平表示邏輯“0”，在這種規定下的邏輯關系稱為正邏輯.2.正負邏輯系統3(2)負邏輯：在二值邏輯中，如果用高電平表示邏輯“0”，低電平表示邏輯“1”，在這種規定下的邏輯關系稱為負邏輯。3.1概述4正負邏輯式互為對偶式，即若給出一個正邏輯的邏輯式，則對偶式即為負邏輯的邏輯式，如正邏輯為或門，即Y=A+B，對偶式為YD＝AB。正負邏輯的使用依個人的習慣，但同一系統中采用一種邏輯關系，本書采用正邏輯.3.1概述同一邏輯電路采用不同的邏輯關系，其邏輯功能是完全不同的.53.高低電平的實現在數字電路中，輸入輸出都是二值邏輯，其高低電平用“0”和“1”表示。其高低電平的獲得是通過開關電路來實現，如二極管或三極管電路組成。3.1概述其原理為：當開關S斷開時，輸出電壓vo＝Vcc，為高電平“1”；當開關閉合時，輸出電壓vo＝0，為低電平“0”；若開關由三極管構成，則控制三極管工作在截止和飽和狀態，就相當開關S的斷開和閉合。63.1概述單開關電路功耗較大，目前出現互補開關電路（如CMOS門電路）。互補開關電路由于兩個開關總有一個是斷開的，流過的電流為零，故電路的功耗非常低，因此在數字電路中得到廣泛的應用74.數字電路的優點3.1概述對元器件的精度和電源的穩定性的要求都比模擬電路要低，抗干擾能力也強。85.數字電路的分類：3.1概述（1）按集成度的不同，可分為≤100/片（100～1000）/片103~105/片105

以上/片9（2）按導電類型可分為3.1概述數字集成電路的基本邏輯單元是集成邏輯門，因此本章先介紹CMOS和TTL數字集成邏輯門的結構、工作原理103.2半導體二極管門電路3.2.1半導體二極管的開關特性將圖中的開關用二極管代替，則可得到半導體二極管開關電路。11當vI＝VIH＝VCC時，D截止，輸出電壓vD＝VOH＝VCC當vi＝VIL＝0時，D導通，輸出電壓vD＝VOL＝0將電路處于相對穩定狀態下，晶體二極管所呈現的開關特性稱為穩態開關特性。3.2.1半導體二極管的開關特性一.二極管穩態特性：12二極管的開關特性:

正向導通時

UD≈0.7V（硅）

0.3V（鍺）RD≈幾Ω～幾十Ω相當于開關閉合EDuiU(BR)0UonIS20℃1、正向特性13反向截止時反向飽和電流極小反向電阻很大（約幾百kΩ）相當于開關斷開EDuiU(BR)0UonIS20℃2、反向特性14理想二極管近似分析中最常用理想開關導通時UD＝0截止時IS＝0導通時UD＝Uon截止時IS＝0導通時i與u成線性關系應根據不同情況選擇不同的等效電路！3、二極管的等效模型ED153.2.1半導體二極管的開關特性二.二極管動態特性：當電路處于動態狀態，即二極管兩端電壓突然反向時，半導體二極管所呈現的開關特性稱為動態開關特性（簡稱動態特性）二極管由反向截止到正向導通時，內電場的建立需要一定的時間，所以二極管電流的上升是緩慢的；當二極管由正向導通到反向截止時，二極管的電流迅速衰減并趨向飽和電流也需要一定的時間。16在輸入信號頻率較低時，二極管的導通和截止的轉換時間可以認為是瞬間完成的。但在輸入信號頻率較高時，此時間就不能忽略了。3.2.1半導體二極管的開關特性將二極管由截止轉向導通所需的時間稱為正向恢復時間（開通時間）ton；二極管由導通轉向截止所需的時間稱為反向恢復時間（關斷時間）tre，兩者統稱為二極管的開關時間，一般ton<<tretreton173.2.2二極管與門設VCC＝5V，輸入高電平為VIH＝3V，低電平VIL＝0V，二極管的正向導通壓降為VD＝0.7V當A、B中有一個是低電平0V時，至少有一個二極管導通，使得輸出Y的電壓為0.7V，為低電平；當A、B都為高電平3V時，兩個二極管同時導通，使得輸出Y為3.7V，為高電平。183.2.2二極管與門規定3V以上為“1”0.7V以下為“0”3.7V3V3V0.7V0V3V0.7V3V0V0.7V0V0VYBA111001010000YBA其輸出Y和輸入A、B是與的關系，即193.2.3二極管或門當A、B中有一個是高電平3V時，至少有一個二極管導通，使得輸出Y的電壓為2.3V，為高電平；只有A、B中都加低電平0V時，兩個二極管同時截止，使得輸出Y為0V，為低電平。設VCC＝5V，輸入高電平為VIH＝3V，低電平VIL＝0V，二極管的正向導通壓降為VD＝0.7V203.2.2二極管或門其輸出Y和輸入A、B是與的關系，即規定2.3V以上為10V以下為02.3V3V3V2.3V0V3V2.3V3V0V0V0V0VYBA111101110000YBA21二極管構成的門電路的缺點:3.2.2二極管或門1.電平有偏移，導致前后級電平不匹配。2.帶負載能力差：由于這種二極管門電路的輸出電阻比較低，輸出電平會隨負載的變化而變化。VCC=5VR=3KD1A1B1Y1D2VCC=5VR=3KD1A2B2Y2D2223.3CMOS門電路

CMOS邏輯門電路是在TTL器件之后，出現的應用比較廣泛的數字邏輯器件，在功耗、抗干擾、帶負載能力上優于TTl邏輯門，所以超大規模器件幾乎都采用CMOS門電路，如存儲器ROM、可編程邏輯器件PLD等

國產的CMOS器件有CC4000(國際CD4000/MC4000)、高速54HC/74HC系列（國際MC54HC/74HC),此外還有兼容型的74HCT和74BCT系列（BiCMOS）先介紹74系列的反相器和邏輯門，再簡單介紹其它系列的邏輯門23場效應管是一種利用電場效應來控制電流的半導體器件。其作用有放大、開關、可變電阻。特點：輸入電流很小，耗能小；輸入電阻很大；便于集成分類：結型（N溝道、P溝道） 絕緣柵型增強型（N溝道、P溝道） 耗盡型（N溝道、P溝道）3.3.1MOS管(絕緣柵）的開關特性24場效應管的結構及符號結型gdsN溝道gdsP溝道絕緣柵型gsdBN溝道gsdBP溝道增強型耗盡型gsdBN溝道gsdBP溝道25263.3.2CMOS反相器的電路結構和工作原理一、CMOS反相器的電路結構及工作原理T1為P溝道增強型MOS管，T2為N溝道增強型MOS管。構成互補對稱電路1.結構：273.3.2CMOS反相器的電路結構和工作原理它們的開啟電壓分別為VGS（th）P、VGS（th）N，且|VGS（th）P|＝VGS（th）N

，并設VDD>|VGS（th)P|+VGS(th)N，2.工作原理當vI＝VIL＝0為低電平時，T2截止，T1管導通，輸出電壓為高電平，即283.3.2CMOS反相器的電路結構和工作原理當vI＝VIH＝VDD為高電平時，T2導通，T1管截止，輸出電壓為低電平，即29特點

1.無論vI是高電平還是低電平，T1和T2管總是一個導通一個截止的工作狀態，稱為互補，這種電路結構CMOS電路；2.由于無論輸入為低電平還是高電平，T1和T2總是有一個截止的，其截止電阻很高，故流過T1和T2的靜態電流很小，故其靜態功耗很小。3.3.2CMOS反相器的電路結構和工作原理30二、電壓傳輸特性和電流傳輸特性反相器電壓傳輸特性是輸出電壓vo和輸入vI之間的關系曲線。3.3.2CMOS反相器的電路結構和工作原理1.電壓傳輸特性31AB段：輸入低電平3.3.2CMOS反相器的電路結構和工作原理T1管導通，T2截止，輸出電壓為高電平，即CD段：輸入高電平T1管截止，T2導通，輸出電壓為低電平，即32BC段：3.3.2CMOS反相器的電路結構和工作原理T1、T2同時導通，若T1、T2參數完全相同，則332.電流傳輸特性3.3.2CMOS反相器的電路結構和工作原理AB段：輸入低電平T1管導通，T2截止，輸出漏極電流近似為零電流傳輸特性是反相器的漏極電流隨輸入電壓變化曲線，也分成三段：343.3.2CMOS反相器的電路結構和工作原理CD段：輸入高電平T1管截止，T2導通，輸出漏極電流近似為零35BC段：3.3.2CMOS反相器的電路結構和工作原理T1、T2同時導通，有電流iD同時通過，且在vI＝VDD/2附近處，漏極電流最大，故在使用輸入電壓不應長時間工作在這段，以防由于功耗過大而損壞。36三、輸入端噪聲容限3.3.2CMOS反相器的電路結構和工作原理由電壓傳輸特性可知，在輸入電壓vI偏離正常低電平或高電平時，輸出電壓vo并不隨之馬上改變，允許輸入電壓有一定的變化范圍。輸入端噪聲容限：是指在保證輸出高、低電平基本不變（不超過規定范圍）時，允許輸入信號高、低電平的波動范圍1.定義：372.計算方法3.3.2CMOS反相器的電路結構和工作原理輸入噪聲容限分為輸入高電平噪聲容限VNH和輸入低電平噪聲容限VNL。如果是多個門電路相連時，前一級門電路的輸出即為后一級門電路的輸入.38其中：3.3.2CMOS反相器的電路結構和工作原理VOH（min）－輸出高電平最小值VOL（max）－輸出低電平最大值VIH（min）－輸入高電平最小值VIL（max）－輸入低電平最大值39則輸入噪聲容限為3.3.2CMOS反相器的電路結構和工作原理40輸入噪聲容限和電源電壓VDD有關，當VDD增加時，電壓傳輸特性右移3.3.2CMOS反相器的電路結構和工作原理結論：可以通過提高VDD來提高噪聲容限413.3.3CMOS反相器的靜態輸入和輸出特性

CMOS反相器的靜態（不考慮輸入輸出延遲）輸入和輸出特性為輸入端和輸出端的伏安特性一、輸入特性輸入特性是從CMOS反相器輸入端看其輸入電壓與電流的關系。由于MOS管的柵極和襯底之間存在SiO2為介質的輸入電容，而絕緣介質又很薄，非常容易被擊穿，所以對由MOS管所組成的CMOS電路，必須采取保護措施。42CMOS反相器的兩種常用保護電路其中D1和D2，正向導通壓降為VDF＝0.5V～0.7V，反向擊穿電壓約為30V，D2為分布式二極管，可以通過較大的電流，RS的值一般在1.5~2.5KΩ之間。C1和C2為T1和T2的柵極等效電容43在輸入信號正常工作范圍內，即0≤vI≤VDD，輸入端保護電路不起作用。當vI

>VDD+VF時，D1導通，將柵極電位vG鉗位在VDD+VF，而當vI

<-VF時，D2導通，將柵極電位vG鉗位在－VF，這樣使得C1、C2不會超過允許值。44其輸入特性:CMOS反相器的輸入特性D1、D2截止D1或D2導通D1或D2導通45二、輸出特性輸出特性為從反相器輸出端看輸出電壓和輸出電流的關系，包括輸出為低電平輸出特性和輸出為高電平輸出特性。1.低電平輸出特性在輸入為高電平，即vI＝VIH＝VDD時，此時T1截止，T2導通，電流從負載注入T2。輸出電壓VOL隨電流增加而提高。46其特性曲線：實際上是T2管漏極電流iD和漏源電壓vDS之間的關系472.高電平輸出特性在輸入為低電平，即vI＝VIL＝0時，此時T1導通，T2截止，電流從T1管流出到負載。電流的實際方向與所設方向相反輸出電壓VOH＝VDD－IOHRON1隨電流增加而下降。48其特性曲線：vGS越負，電壓下降的越少。493.3.4CMOS反相器的動態特性一、傳輸延遲時間tPHL和tPLH前面的輸入輸出特性為靜態特性，沒有考慮電路轉換狀態時的延遲，動態特性要考慮傳輸延遲時間。由于MOS管的寄生電容和負載電容的存在，使得輸出電壓的變化滯后輸入電壓的變化，將輸出電壓變化滯遲后與輸入電壓變化的時間成為傳輸延遲時間。tPHL－輸出由高電平跳變為低電平時的傳輸延遲時間tPLH－輸出由低電平跳變為高電平時的傳輸延遲時間tpd－平均傳輸延遲時間，tpd＝（tPHL＋tPLH）/2CMOS電路tPHL＝tPLH50CMOS非門的輸入輸出波形。tPHL－輸入電壓前沿上升到幅值的50％與輸出后沿下降到幅值的50％之間的差值tPLH－輸入電壓后沿下降到幅值的50％與輸出前沿上升到幅值的50％之間的差值51二、交流噪聲容限交流噪聲容限是在窄脈沖作用下，輸入電壓允許變化的范圍。由于電路中存在著開關時間和分布電容的充放電過程，因而門電路輸出狀態的改變，直接與輸入脈沖信號的幅度和寬度有關，當輸入脈沖信號的寬度接近于門電路傳輸延遲時間的情況下，則需要較大的輸入脈沖幅度才能使電路的輸出發生變化。也就是說門電路對窄脈沖的噪聲容限要高于直流噪聲容限。52二、交流噪聲容限交流噪聲容限在不同VDD時交流噪聲容限與噪聲電壓作用時間的關系它反映CMOS反相器的動態抗干擾能力。其中tw

是脈沖寬度。VNA=f（tw）輸入為不同寬度窄脈沖時CMOS反相器的交流噪聲容限曲線。53三、動態功耗當CMOS反相器從一種穩定工作狀態突然轉變到另一種穩定狀態過程中，將產生附加的功耗，稱為動態功耗。它包括對負載電容充放電的功耗PC和在兩個管子同時導通時的功耗PT。其中：CL－負載電容

f－輸入信號的頻率

VDD－漏極電源電壓電容充放電的功耗為54兩個管子同時導通時的功耗PT為其中：CPD－功耗電容，廠家給出55總的動態功耗為CMOS反相器的總功耗靜態功耗和動態功耗之和，即其中：PS－靜態功耗，由于穩定時無論輸入是高電平還是低電平，總有一個管子是截止的，故靜態功耗很小，故在計算總功耗時，一般只計算動態功耗。563.3.5其他類型的CMOS邏輯門1.CMOS與非門T1、T3為兩個并聯的PMOS，T2、T4為兩個串聯的NMOS*A、B有一個為“0”時，T2、T4至少有一個截止，T1、T3至少有一個導通，故輸出為高電平，Y＝1CMOS與非門一、其他邏輯功能的CMOS門電路**A、B同時為“1”時，T2、T4同時導通，T1、T3同時截止，故輸出為高電平，Y＝057T1、T3為兩個串聯的PMOS，T2、T4為兩個并聯的NMOS2.或非門：A、B有一個為“1”時，T2、T4至少有一個導通，T1、T3至少有一個截止，故輸出為低電平，Y＝0A、B同時為“0”時，T2、T4同時截止，T1、T3同時導通故輸出為高電平，Y＝1

CMOS或非門583.帶緩沖級的CMOS門電路上面電路存在的問題：（以與非門為例）①輸出電阻RO受輸入狀態的影響；59②輸出的高低電平受輸入端數目的影響輸入端數目愈多，輸出為低電平時串聯的導通電阻越多，低電平VOL越高；③輸入狀態不同對電壓傳輸特性有影響，使T2、T4達到開啟電壓時，輸入電壓vI不同輸出為高電平時，并聯電阻也多，輸出高電平VOH也提高60帶緩沖級的CMOS與非門電路帶緩沖級的CMOS門電路其輸出電阻、輸出高低電平均不受輸入端狀態的影響，電壓傳輸特性更陡。61二、漏極開路輸出的門電路（OD門）

為了滿足輸出電平的變換，輸出大負載電流，以及實現“線與”功能，將CMOS門電路的輸出級做成漏極開路的形式，稱為漏極開路輸出的門電路，簡稱OD（Open－DrainOutput）門與非門和非門都是CMOS邏輯門，輸出管為漏極開路的NMOS門

OD輸出與非門74HC03電路結構圖OD門1.結構和符號62

OD門的邏輯符號2.工作原理在使用OD門時，一定要將輸出端通過電阻（叫做上拉電阻）接到電源上OD門63當A、B有一個為低電平，則TN截止，輸出vo＝VDD2，為高電平；當A、B同時為高電平，則TN導通，輸出vo＝0，為低電平。故輸出輸入的邏輯關系為由此可見，輸出高電平可以改變，故可作電平轉換643.“線與”的實現普通的CMOS邏輯門輸出端不能并聯使用，但OD門可以將輸出端直接相接，即實現線與邏輯。線與邏輯電路的接法65其工作原理為：

線與邏輯電路的接法當Y1、Y2有一個為低電平時，則為低電平；只有Y1、Y2同時為高電平，兩個輸出管同時截止，輸出為高電平，Y和Y1、Y2為與的關系66輸出端邏輯式為故OD門的線與實現了與或非的邏輯功能。4.上拉電阻RL的計算在使用OD門做線與時，一定外接上拉電阻RL。但RL的大小會影響驅動門輸出電平的大小。RL上的壓降不能太大，否則高電平會低于標準值；RL上的壓降不能太小，否則低電平會高于標準值。故RL的取值要合適。674.上拉電阻RL的計算設有n個OD門的輸出端并聯使用，負載為CMOS與非門的輸入端。①OD門輸出為高電平當所有的OD門輸出管截止輸出為高電平時，其電流的方向如圖。68若OD門輸出管輸出管截止時的漏電流為IOH，負載門輸入高電平時的輸入電流為IIH，n為并聯OD門（驅動門）的個數，m為負載門輸入高電平電流的個數，則有OD門輸出高電平下限值69②OD門輸出為低電平當只有一個OD門輸出管導通時，其電流的實際流向如圖所示。其中IIL是每個負載門低電平輸入電流的絕對值；IOLmax是OD門最大允許的負載電流。，則OD門輸出低電平上限值705.OD門的特點：6.OD門的應用①通過改變VDD2的值，來改變輸出高電平VOH的大小；②OD門的輸出管設計尺寸較大，可以承受很大的電流和電壓，故可以直接驅動小型繼電器。①實現與或非邏輯71②電平轉換由于OD門的高電平可以通過外加電源改變，故它可作為電平轉換電路。一般CMOS與非門的電平0~12V，而TTL門為0~3.6V。若需要將CMOS邏輯電平轉換為的TTL邏輯電平，只要將負載電阻接到5V電源即可。72③實現數據采集可實現母線（總線）的數據的接收和傳送可利用選通信號SA～SC來實現對不同通道數據的采集，并輸送到母線上。接收時，利用選通信號SD～SG來實現數據從不同通道輸出。73例3.3.1試為圖中電路的外接電阻RL選定合適的阻值。已知G1、G2為OD與非門74HC03，輸出管截止時的漏電流為IOHmax＝5μA，輸出管導通時允許的最大負載電流為IOLmax＝5.2mA。G3、G4和G5均為74HC00系列與非門，它們的低電平輸入電流和高電平輸入電流為1μA。，要求OD門的高電平VOH≥4.4V，低電平VOL≤0.33V.74解：驅動管輸出為高電平時驅動管輸出為低電平時則可取RL＝10kΩ75CMOS傳輸門的電路圖及邏輯符號。三、CMOS傳輸門其中T1為NMOS管，T2為PMOS管，C和C

為一對互補控制信號

CMOS傳輸門

1.電路結構及邏輯符號762.工作原理若CMOS傳輸門的一端接輸入電壓vI，另一端接負載電阻RL。傳輸門的工作電路設RL>>RON，VIH＝VDD，VIL＝0。C的高低電平為VDD和0，則（1）C＝0，C

＝1只要vI在0～VDD之間變化，T1和T2同時截止，輸入和輸出為高阻態，傳輸門截止，輸出vo＝077（2）C＝1，C

＝0在vI在0～VDD時，若0<vI<VDD-VGS(th)N，T1管導通，T2管截止，輸出為vo＝vI；若|VGS(th)P|<vI<VDD，T1管截止，T2管導通，輸出為vo＝vI

CMOS的工作狀態0<vI<VDD-VGS(th)N|VGS(th)P|<vI<VDD783.特點a.由于T1和T2管的結構對稱，即漏源可以互換，故CMOS傳輸門輸入雙向器件，其輸出端和輸入端也可以互換使用；b.利用CMOS傳輸門和CMOS反相器可以組成各種復雜的邏輯電路，如一些組合邏輯電路，象數據選擇器、寄存器、計數器等。c.利用CMOS傳輸門可以組成雙向模擬開關，用來傳輸連續變化的模擬電壓信號，這一點是其它一般邏輯門無法實現的。*CMOS雙向模擬開關

79

CMOS雙向模擬開關電路是由CMOS傳輸門和反相器組成。和CMOS傳輸門一樣，它也是屬于雙向器件。其工作原理為：當C＝1,開關閉合，vo＝vI；當C＝0,開關斷開，輸出高阻態。

CMOS雙向模擬開關的電路及符號80當C＝1時，開關接通，輸出電壓為當C＝0時，開關截止，則在電路中，CMOS雙向模擬開關接在輸出端的電阻為RL，雙向模擬開關的導通電阻為RTG81其中KTG為輸出電壓和輸入電壓的比值，稱為電壓傳輸系數，即注：a.為了得到盡量大且穩定的電壓傳輸系數，應使RL>>RTG.b.由于MOS管的導通內阻是柵源電壓vGS的函數，而vGS

又和輸入電壓有關，故RTG和輸入電壓有關。為了減小RTG的變化，通常在電路上做了改進，盡量降低RTG。82四、三態輸出的CMOS門電路三態反相器，也稱為輸出緩沖器，輸出的狀態不僅有高電平、低電平，還有第三態－高阻態

CMOS三態門的電路及符號83其工作原理為其中EN

為使能端，且低電平有效，即EN

＝0，Y＝A

低電平有效CMOS三態門形式有多種，它也可以在CMOS反相器基礎上加控制電路構成，84a.總線結構只要分時控制各三態門的E（E

）端，就能把各個門的數據輸入信號按要求依次送到總線，進行數據傳輸。但注意使能端不能同時為“1”三態門的應用它可以實現線與的功能，即輸出端可以并聯。85b.數據的雙向傳輸當EN＝1時，三態門G1輸出為Do，G2輸出為高阻態；當EN＝0時，三態門G1輸出為高阻態，G2輸出為D1＝Do3.3.6CMOS電路的正確使用（自學）3.4*其他類型的MOS集成電路（自學）86一、

雙極型三極管的結構（自學）3.5.1雙極型三極管的開關特性3.5TTL門電路二、

雙極型三極管的輸入特性和輸出特性（自學）三、

雙極型三極管的基本開關電路晶體三極管開關電路三極管替代開關873.5.2TTL反相器的電路結構和工作原理

TTL—Transistor-TransistorLogic(三極管－三極管邏輯），TTL邏輯門就是由雙極型晶體三極管構成的邏輯門電路。

TTL邏輯器件分成54系列和74系列兩大類，其電路結構、邏輯功能和電氣參數完全相同。不同的是54系列工作環境溫度、電源工作范圍比74系列的寬。

74系列工作環境溫度為00C～700C,電源電壓工作范圍為5V±5%；而54系列工作環境溫度為－550C～+1250C,電源電壓工作范圍為5V±10%.88一、電路結構由T1、R1和D1組成輸入級。

TTL反相器的電路設：VCC＝5V，VIH＝3.4VVIL＝0.2V，PN結的導通壓降為VON＝0.7V由T2、R2和R3組成倒相級。由T4、T5、R4、D2組成推拉式輸出級構成的。89①當vI＝VIL＝0.2V時T1導通T2截止T4導通T5截止D2導通vo＝VOH≈VCC

－IB4R2－2VON

≈3.4V輸出為高電平

TTL反相器的電路0.9V3.4V0.2V90①當vI＝VIH＝3.4V時T1截止T2導通T4截止T5導通D2截止vo＝VOL≈VCE（sat）≈0.2V輸出為低電平

TTL反相器的電路2.1V0.2V3.4V則輸出和輸入的邏輯關系為91特點：①輸入為高電平時，T1處于“倒置”狀態，其電流放大系數遠遠小于1。②推拉式輸出結構由T4和T5構成TTL反相器推拉式輸出，在輸出為高電平時，T4導通，T5截止；在輸出為低電平時，T4截止，T5導通。由于T4和T5總有一個導通，一個截止，這樣就降低輸出級的功耗，提高帶負載能力。92當輸出為高電平時，其輸出阻抗低，具有很強的帶負載能力，可提供5mA的輸出電流當輸出為低電平時。其輸出阻抗小于10Ω,可灌入電流14mA，也有較強的驅動能力。③二極管D1是輸入級的鉗位二極管，作用：a.抑制負脈沖干擾；b.保護T1發射極，防止輸入為負電壓時，電流過大，它可允許最大電流為20mA。93二、電壓傳輸特性TTL反相器輸出電壓隨輸入電壓變化的曲線，稱為電壓傳輸特性。TTL反相器的電壓傳輸特性94a.AB段：TTL反相器的電壓傳輸特性95b.BC段：TTL反相器的電壓傳輸特性96c.CD段：TTL反相器的電壓傳輸特性97d.DE段：圖3.5.10TTL反相器的電壓傳輸特性98三、輸入噪聲容限從電壓傳輸特性看，當輸入電壓vI偏離正常低電平（0.2V）升高，在一定范圍內，輸出高電平并不立刻改變。同樣當輸入電壓偏離正常高電平（3.4V）降低，在一定范圍內，輸出低電平并不立刻改變TTL反相器的電壓傳輸特性在保證輸出高、低電平基本不變（或者說變化大小不超出允許范圍）的條件下，輸入電平的允許波動的范圍稱為輸入端抗干擾容限（噪聲容限）。分為輸入為高電平噪聲容限VNH和輸入為低電平噪聲容限VNL。99計算方法與CMOS電路一樣，其輸入高電平噪聲容限VNH和輸入低電平噪聲容限VNL的計算方法為

TTL反相器噪聲容限的計算74系列典型值為：VOH（min)=2.4V,VOL（max)=0.4V,VIH（min)=2.0V,VIL（max)=0.8V,VNH=0.4V,VNL=0.4V,1003.5.3TTL反相器的靜態輸入特性和輸出特性對于TTL反相器，輸入電流隨輸入電壓的變化關系，稱為輸入特性，其輸入端的等效電路如圖。一、輸入特性101a.當輸入為低電平時，即vI＝0.2V，若VCC＝5V，則TTL反相器的輸入電流為當vI＝0時此電流IIS稱為輸入短路電流，在TTL門電路手冊中給出，由于和輸入電流值相近，故分析和計算時代替IIL。102b.當輸入為高電平時，即vI＝3.4V，T1發射結截止，處于倒置狀態，只有很小的反向飽和電流IIH，對于74系列的TTL門電路，IIH在40μA以下TTL反相器的靜態輸入特性如圖所示

TTL反相器的靜態輸入特性IISD1導通輸入低電平輸入高電平103二、輸出特性分為高電平輸出特性和低電平輸出特性。1.高電平輸出特性當輸出為vO＝VOH時，T4、D2導通，T5截止，等效電路如圖輸出高電平等效電路104其高電平輸出特性曲線如圖所示輸出高電平特性曲線輸出高電平等效電路實際方向在

iL<5mA時，由于T4為射極輸出，故輸出電阻低，輸出電壓vo幾乎不隨負載電流變化。iL>5mA時，T4進入飽和狀態，輸出電壓vo隨負載電流變化幾乎線性下降。由于功耗限制，手冊上的高電平輸出電流要遠小于5mA。74系列最大為IOH（max）＝－0.4mA1052.低電平輸出特性當輸出為vO＝VOL時，T4、D2截止，T5導通，等效電路如圖所示輸出低電平等效電路106其低電平輸出特性曲線如圖所示輸出高電平等效電路

輸出低電平特性曲線1073.扇出系數（Fan-out）的計算扇出系數就是一個門電路驅動同類型門電路的個數。也就是表示門電路的帶負載能力。G1門為驅動門，G2、G3

為負載門，N為扇出系數。

扇出系數的計算IOLIIL實際方向當輸出為低電平時，設可帶N1個非門，則有108當輸出為高電平時，設可帶N2個非門，則有扇出系數的計算IOHIIH則取N＝min｛N1，N2}由于門電路無論是輸出高電平還是低電平時，均有一定的輸出電阻，故輸出電壓都要隨負載電流的改變而發生變化。這種變化越小，說明門電路帶負載的能力越強。有時用輸出電平的變化不超過某一規定值時允許的最大負載電流來表示門電路的帶負載能力。109例3.5.2已知74系列的反相器輸出高低電平為VOH≥3.2V,VOL≤0.2V，輸出低電平電流為IOL（max）＝16mA，輸出高電平電流為IOH（max）＝4mA，輸入低電平電流IIL＝－1mA，輸入高電平電流IIH＝40μA，試計算門G1可帶同類門的個數扇出系數的計算解：當G1輸出為低電平時，有110當G1輸出為高電平時，有扇出系數的計算故取N＝10，即門G1可帶同類門的個數為10個1113.5.5其他類型的TTL與非門一、其他邏輯功能的門電路1.與非門

TTL與非門電路輸入級倒相級輸出級112工作原理：

TTL與非門電路輸入級倒相級輸出級故：注意：1.由于與非門電路結構和電路參數與反相器相同，故反相器的輸出特性也適用于與非門；1132.在計算與非門每個輸入端的輸入電流時，應根據輸入端的不同工作狀態分別對待。當把兩個輸入端并聯使用時，等效電路如圖。若輸入端接低電平時，輸入電流的計算和反相器相同，即若輸入端接高電平，T1的兩個發射結反偏，故輸入電流為單個輸入端高電平輸入電流的2倍。IIII114例3.5.5已知TTL與非門的參數為IOH＝0.5mA，IOL＝8mA，IIL＝－0.4mA，IIH＝40μA，問可以驅動多少個同類邏輯門？解：設輸出為高電平時，可以帶N1個同類邏輯門，則

2N1IIH≤IOH設輸出為低電平時，可以帶N2個邏輯門，則N2IIL≤IOL故取N＝121152.或非門TTL或非門的電路，其輸出為

TTL或非門的電路116①輸出電平不可調②負載能力不強，尤其是高電平輸出③輸出端不能并聯使用為了使TTL與非門能實現線與功能，把輸出級的去掉D3

、T4管，使T5管的集電極開路，就構成集電極開路門，即OC門。推拉式輸出電路結構的局限性二、集電極開路與非門（OC門－OpenCollectorGate）與OD門一樣，為了實現線與構，TTL與非門也可以采用集電極開路的形式1172.OC門的結構特點OC門的電路和結構和符號，輸出管的集電極開路。118工作時需外接負載和電源。若利用OC門實現線與功能，則將幾個OC門的輸出并聯起來用一個上拉電阻即可3.線與的實現119工作原理：只有Y1、Y2有一個為低電平，Y即為低電平；只有Y1、Y2同時為高電平，Y才為高電平；即1204、外接負載電阻RL的計算外接電阻RL的取值合適與否，決定驅動門輸出電平是否在允許值之內當輸出為高電平時，所有的驅動管都截止。RL取值不能太大，否則VOH會降低，小于VOH（min）a.驅動管輸出為高電平時輸出為高電平的情況VOHIOHIIH121則

輸出為高電平的情況VOHIOHIIH其中n－驅動管的個數m－負載管輸入端的個數IOH－每個OC門T5管截止時的漏電流；IIH－負載門每個輸入端的高電平輸入電流122b.驅動管輸出為低電平時當驅動管輸出為低電平時，若只有一個驅動門的T5管導通，則RL取值不能太小，否則VOL會提高，大于VOL（max）。輸出為高電平的情況VOLIOLIIL其中：m

－負載管的個數；IOL－OC門T5管導通時的電流；IIL－負載門每個輸入端的短路輸入電流1234.OC門的應用a.實現與或非邏輯－線與b.電平轉換與OD門一樣，由于OC門的高電平可以通過外加電源改變，故它可作為電平轉換電路。124c.實現數據采集可實現母線（總線）的數據的接收和傳送125例3.5.6試為電路中的外接電阻RL選定合適的阻值。已知G1、G2為OC門，輸出管截止時的漏電流為IOH＝200μA，輸出管導通時允許的最大負載電流為IOLmax＝16mA。G3、G4和G5均為74系列與非門，它們的低電平輸入電流為IIL＝1mA，高電平輸入電流為IIH＝40μA。要求OC門的高電平VOH≥3.0V，低電平VOL≤0.4V.解：當輸出為高電平時126當輸出為低電平時127作業題3.8題3.9題3.23題3.24128穩態時若合理選擇電路的參數，即當vI=VIH，為高電平時，使得iB>IBS=VCC/βRC，三極管處于飽和導通狀態，輸出vo＝VOL

＝Vces≈0,為低電平；3.5.1雙極型三極管的開關特性晶體三極管開關電路T當vI=VIL<VON(死區電壓），為低電平時，使得三極管處于截止狀態，輸出vo＝VOH≈VCC,為高電平其中：硅管為0.3V,鍺管為0.1V很小，為幾十歐姆129例3.5.1電路如圖3.5.2所示，已知VIH=5V，VIL=0V，β=20，VCE(sat)=0.1V，試計算參數設計是否合理3.5.1雙極型三極管的開關特性5V-8V3.3KΩ10KΩ1KΩ圖3.5.2例3.5.1的電路解：基極對地電路如圖3.5.3所示圖3.5.3130利用戴維南定理等效成電壓源的形式如圖3.5.4所示圖3.5.33.5.1雙極型三極管的開關特性圖3.5.4其中：131等效電路如圖3.5.5所示，則當VIH=5V時：3.5.1雙極型三極管的開關特性故三極管T導通，其基極電流為管子的臨界飽和時的基極電流為132由于3.5.1雙極型三極管的開關特性故管子處于飽和狀態，其輸出為當VIH=0V時，其三極管T處于截止狀態，則因此參數設計合理133三極管開關狀態下的等效電路如圖3.5.6所示3.5.1雙極型三極管的開關特性四、雙極型三極管的開關等效電路當三極管截止時，發射結反偏，iC≈0，相當開關斷開；當三極管飽和時，發射結正偏，vCE＝VCE（sat）≈0，相當開關閉合。截止飽和(c)飽和時的等效電路圖3.5.6阻值很小，忽略134五、雙極型三極管的動態開關特性在動態情況下，三極管在截止和飽和導通兩種狀態迅速轉換時，三極管內部電荷的建立與消失都需要一定的時間，故集電極電流的變化要滯后于輸入電壓的變化。3.5.1雙極型三極管的開關特性即在開關電路中，輸出電壓的變化滯后于輸入電壓的變化，如圖3.5.7所示。圖3.5.7135六、三極管反相器3.5.1雙極型三極管的開關特性三極管反相器就是三極管的開關電路，如圖3.5.8所示圖3.5.8三極管反相器只要參數選擇合理，即當vI=VIL時，T截止，輸出vO=VOH為高電平；當vI=VIH時，T飽和導通，輸出vO=VOL為低電平，則Y＝A

136四、輸入端的負載特性在實際使用時，有時需要在輸入端和地之間或輸入端和信號源低電平之間接入電阻RP。如圖3.5.21所示由圖可知，RP上的壓降即為反相器的輸入電壓vI，即在RP<<R1（較小）的條件下，vI隨RP幾乎線性上升。但當vI上升到1.4V以后，T2和T5的發射結同時導通，將vB1鉗位在2.1V左右，此時vI不再隨RP的增加而上升。3.5.3TTL反相器的靜態輸入特性和輸出特性137TTL反相器輸入端負載特性曲線如圖2.3.22所示。故一般對于TTL門電路，若輸入端通過電阻接地，一般當RP≤0.7KΩ時，構成低電平輸入方式；當RP≥1.5KΩ時，構成高電平輸入方式。3.5.3TTL反相器的靜態輸入特性和輸出特性138例3.5.3電路如圖3.4.22所示，試寫出各個電路輸出端的表達式。解：3.5.3TTL反相器的靜態輸入特性和輸出特性139解：vo1=VOH時，若使vI2≥VIH（min）

，則3.5.3TTL反相器的靜態輸入特性和輸出特性例3.5.4在圖3.5.23所示電路中，為保證門G1輸出的高低電平能正確地傳送倒門G2地輸入端，要求當vo1=VOH時，vI2≥VIH（min）；當vo1=VOL時，vI2≤VIL（max）。試計算RP最大允許值。已知G1、G2均為74系的TTL反相器，VCC＝5V，VOH＝3.4V,VOL＝0.2V,VIH（min）＝2.0V，VIL（max）＝0.8V，IIH＝40μA，IIL＝40μA140當vo1=VOL時，G2門的輸入管T1導通，如圖3.5.24所示，若使vI2≤VIL（max），則3.5.3TTL反相器的靜態輸入特性和輸出特性故取RP＝0.69kΩ141練習：電路如圖3.5.25所示，試寫出各輸出端的邏輯式3.5.3TTL反相器的靜態輸入特性和輸出特性1423.5.4TTL反相器的動態特性（自學）一、傳輸延遲時間信號通過一級門電路的延遲時間稱為平均傳輸延遲時間，它是表示門電路工作速度的重要指標。如圖3.5.26所示圖3.5.26TTL反相器的動態波形tPHL－輸出信號下降到Vm

/2相對于輸入信號上升到Vm

/2之間的延遲時間tPLH－輸出信號上升到Vm

/2相對于輸入信號下降到Vm

/2之間的延遲時間原因：結電容和寄生電容的存在。TTL門的平均傳輸延時為3~40ns143二、交流噪聲3.5.4TTL反相器的動態特性（自學）當輸入信號為窄脈沖，且接近于tpd時，輸出變化跟不上，變化很小，因此交流噪聲容限遠大于直流噪聲容限。（a）正脈沖噪聲容限圖3.5.27正脈沖噪聲容限將輸出為高電平由額定值降到2.0V時輸入正脈沖的幅度稱為正脈沖噪聲容限，如圖3.5.27所示144（b）負脈沖噪聲容限3.5.4TTL反相器的動態特性（自學）圖3.5.28負脈沖噪聲容限將輸出為低電平由額定值上升到0.8V時輸入負脈沖的幅度稱為負脈沖噪聲容限，如圖3.5.28所示145三、電源的動態尖峰電流3.5.4TTL反相器的動態特性（自學）1.兩種狀態下電源負載電流不等（空載情況下)1462、動態尖峰電流3.5.4TTL反相器的動態特性（自學）1473.與或非門3.5.5其他類型的TTL與非門與或非門電路如圖3.5.33所示，圖3.5.33與或非門電路與或門相比，輸入管T1和T

1都是多發射極的三極管，構成與門電路，其輸出為1484.異或門異或門電路如圖3.5.34所示，則注：與門和或門是在與非門和或非門的基礎上加了一級反相器構成。3.5.5其他類型的TTL與非門圖3.5.34異或門電路AB（A＋B）′149例2.3.4如圖2.3.36所示電路，各門均為TTL電路，輸出高電平為VOH＝3.6V，VOL＝0.3V。電壓表滿量程為50V，內阻為20KΩ/V，試問對應給定輸入信號A、B、C的取值（如表一)，開關S斷開和閉合時V1和V2的值。3.5.5其他類型的TTL與非門150則當S斷開時，相當此端加高電平，T2、T5導通，將T1的基極電位鉗位在2.1V，故V1＝2.1-0.7=1.4V；當S閉合時，若此端輸入為低電平，則相應的be結導通，將T1的基極電位鉗位在0.3+0.7=1V，故V1＝1-0.7=0.3V；此端輸入為高電平則與S斷開相同解：對于門G2的輸入端可以用圖2.3.37所示電路來等效3.5.5其他類型的TTL與非門151故對應的輸入輸出如表二3.5.5其他類型的TTL與非門152三、三態TTL與非門（TSL－ThreeStateLogicGate）三態TTL與非門又叫三態門，它是在普通與非門電路的基礎上附加控制電路構成的。其特點是除了輸出高、低電平兩個狀態外，還有第三種狀態，即高阻狀態。其典型電路如圖3.5.46所示它與普通與非門電路的主要差別是輸入級多了一個使能端EN

和一個二極管D。圖3.5.463.5.5其他類型的TTL與非門1.電路結構153其邏輯符號及邏輯功能如圖3.5.47所示，控制端為低電平有效圖3.5.47圖3.5.463.5.5其他類型的TTL與非門2.工作原理（1）當EN

＝0時，P＝1，D截止，與非門為正常工作狀態，即（2）當EN

＝1時，P＝0，D導通，T4截止；而P＝0使得T1導通，T2、T5截止，與非門為高阻態，即Y＝Z154圖3.5.48所示是控制端為高電平有效的三態門，其符號如圖3.5.49所示3.5.5其他類型的TTL與非門（1）當EN＝1時，P＝1，D截止，與非門為正常工作狀態，即Y＝（AB）

（2）當EN＝0時，P＝0，D導通，T4截止；而P＝0使得T1導通，T2、T5截止，與非門為高阻態，即Y＝Z1553.三態門的用途3.5.5其他類型的TTL與非門圖3.5.51總線結構圖3.5.50數據的雙向傳輸

TTL三態門除了電平轉換，也可以構成數據的雙向傳輸和總線結構，如圖3.5.50和圖3.5.51所示156電路如圖3.5.52所示，試用表格方式列出各門電路的名稱、輸出邏輯式及當ABCD＝1001時各輸出邏輯函數的取值。練習：3.5.5其他類型的TTL與非門157答案：3.5.5其他類型的TTL與非門1583.5.6TTL電路的改進系列(自學）為了滿足用戶的要求，即提高工作速度和降低功耗兩個方面，在74系列邏輯門電路的基礎上，出現了74H系列、74S系列、74LS系列、74AS系列和74ALS系列。下面簡單介紹它們的電路結構和電氣特性。門電路的綜合性能指標－dp積：將傳輸延遲時間tpd和功耗P的乘積稱為dp積，即對于門電路，dp值越小越好，說明門電路速度快，功耗低。159圖3.5.523.5.6TTL電路的改進系列(自學）一、高速系列74H/54H（High-SpeedTTL）1.電路結構的改進：a.是輸出級采用達林頓結構（減小輸出電阻Ro）b.所有的電阻阻值降低了將近一倍電路如圖3.5.52所示標準74系列1603.5.6TTL電路的改進系列2.性能特點與74系列相比采用達林頓管，其β提高，輸出高電平時輸出電阻減小，縮短對負載電容的充電速度；電阻的減小使得電平的轉換加快，故其平均傳輸延遲時間比74系列門電路縮短一半，通常為10ns以內。但電阻減小又使得功耗增大161二、肖特基系列74S/54S（SchottkyTTL）3.5.6TTL電路的改進系列圖3.5.54電路如圖3.5.54所示

a.在74S系列的門電路中采用抗飽和三極管（或稱為肖特基三極管）。是由普通的雙極型三極管和勢壘二極管（SBD－SchottkyBarrierDiode)組合而成。1.電路結構的改進162由于勢壘二極管－SBD的開啟電壓很低，只有0.3V～0.4V，故三極管的集電結（b－c結）正向偏置后，SBD先導通，并把b－c結電壓鉗位在0.3V～0.4V。而且從基極流過來的過驅動電流也從SBD分流，從而有效地制止三極管進入過飽和狀態。從而提高管子的開關速度，降低傳輸延遲時間3.5.6TTL電路的改進系列1633.5.6TTL電路的改進系列b.用有源泄放電路代替74H系列中的R3，加快輸出管T5的導通和截止，從而縮短了電路的傳輸延遲時間；圖3.5.54c.引進有源泄放電路可以改善門電路的電壓傳輸特性，沒有線性區,如圖3.5.55

所示。圖3.5.55d.減小電阻值，功耗增加；由于T5為淺飽和，故低電平升高。164三、低功耗肖特基系列74LS/54LS（Low-PowerSchottkyTTL）3.5.6TTL電路的改進系列電路如圖3.5.42所示(P137)。1.電路結構的改進：a.仍然采用抗飽和三極管和有源泄放電路；b.用肖特基二極管SBD代替多發射極三極管；c.為了加快管子的開關速度，增加了D3和D4兩個SBD管子。d.大幅度提高電路中各個電阻的阻值，另將R5接地改為接到輸出端。2.74LS系列的優點傳輸延遲時間短,功耗降低1653.5.6TTL電路的改進系列1.74AS系列（AdvancedSchottkyTTL）：2.74ALS系列（AdvancedLow-PowerSchottkyTTL）為了降低延遲－功率積（dp積），采用較高阻值電阻，縮小器件的尺寸，在電路也做了局部的改進。其dp積是74系列門電路中最小的一種。電路和74LS系列相似，但采用低阻值電阻，故傳輸延遲時間較短，工作速度提高。但功耗要74LS系列的大些。四、74AS和74ALS系列注：在不同系列的TTL器件中，只要器件型號的后幾位數碼相同，則其邏輯功能、外形尺寸、引腳排列就完全相同。1663.6其他類型的雙極型數字集成電路*（自學）DTL：輸入為二極管門電路，速度低，已經不用HTL：電源電壓高，Vth高，抗干擾性好，已被CMOS替代ECL：非飽和邏輯，速度快，用于高速系統I2L：屬飽和邏輯，電路簡單，用于LSI（大規模集成電路）的內部電路···3.7Bi－CMOS電路*（自學）1673.8TTL電路與CMOS電路的接口*由于現在大規模集成電路中，存在著TTL和CMOS兩種邏輯電路，故經常會遇到兩種電路連接問題，即TTL和CMOS電路的接口問題。對于圖3.8.1所示電路，無論何種門作為驅動門，都必須為負載門提供合乎標準的高、低電平和足夠的驅動電流。即要滿足下列各式：其中n和m分別為負載電流中IIH、和IIL的個數。168一用TTL電路驅動CMOS電路1.用TTL電路驅動4000系列和74HC系列CMOS電路表3.8.1所示為部分TTL電路系列和CMOS電路系列的參數3.8TTL電路與CMOS電路的接口*表3.8.1-0.1×10－3-0.1×10－3-0.4-1.6IIL(max)/mA0.10.12040IIH(max)/μA0.810.80.8VIL(max)/V23.522VIH(min)/V44816IOL(max)/mA-4-4-0.4-0.4IOH(max)/mA0.10.10.50.4VOL(max)/V4.44.42.72.4VOH(min)/VCMOS(74HCT系列)CMOS(74HC系列)TTL(74LS系列)TTL(74系列)

電路種類參數名稱169由表中可以看出3.8TTL電路與CMOS電路的接口*表3.8.1-0.1×10－3-0.1×10－3-0.4-1.6IIL(max)/mA0.10.12040IIH(max)/μA0.810.80.8VIL(max)/V23.522VIH(min)/V44816IOL(max)/mA-4-4-0.4-0.4IOH(max)/mA0.10.10.50.4VOL(max)/V4.44.42.72.4VOH(min)/VCMOS(74HCT系列)CMOS(74HC系列)TTL(74LS系列)TTL(74系列)

電路種類參數名稱170解決的方法：在TTL電路的輸出端與電源之間接入上拉電阻a.在CMOS電路電源電壓較低時，其電路可采取圖3.8.2所示電路,則其中IO為TTL電路輸出級T5管截止時的漏電流由于IO和IIH都很小，只要RU不是足夠大，可以做到3.8TTL電路與CMOS電路的接口*171b.在CMOS電路的電源電壓較高時此時CMOS電路要求的VIH（min）比較高，超過TTL電路輸出端能承受的電壓，故應采取TTL的集電極開路（OC門），其上拉電阻RU的