數學電子技術1.信號的分類

自然界的信號多種多樣，各不相同。分類角度不同其稱謂也不相同。例如，有確定信號和隨機信號，有周期信號和非周期信號等。在電子電路中，則將信號分為模擬信號和數字信號。模擬信號是指在時間和數值上都連續變化的信號，常用時間的函數f(t)表示。2.電路的分類

與信號的分類相對應，電路有模擬電路和數字電路。模擬電路是指分析、處理或產生模擬信號的電路。模擬電路的分析常采用等效電路分析法。數字電路是指對數字信號進行傳送、邏輯運算、控制、計數、寄存、顯示以及脈沖信號的產生與變換等的電路。3.數字電路的特點1)電路結構簡單，容易制造，便于集成及系列化生產，成本低，使用方便。

2)由數字電路組成的數字系統，工作可靠，精度較高。

3)數字電路不僅能完成數值運算，而且能進行邏輯判斷和邏輯運算，這在控制系統中是不可缺少的，因此，常把數字電路稱為“數字邏輯電路”。4.本課程的任務、特點和主要內容(1)課程的任務

(2)課程的特點

(3)主要內容(1)課程的任務本課程是高等學校電類各專業的技術基礎課，通過本課程的學習，使學生熟悉數字電子技術的基本概念、基本理論和基本應用；掌握常用數字電路的分析和設計方法以及典型脈沖電路的分析方法。在保證學生掌握基本內容的前提下，培養學生數字電路的分析、設計的能力和集成電路的應用能力，以及自我獲取新知識的學習能力和創新意識，為后續課程的學習以及解決工程實踐中所遇到的數字系統問題打下堅實的基礎。

(2)課程的特點數字電子技術是一門應用廣泛、實踐性很強的工程技術科學。與先修的基礎理論課程(大學物理、電路原理)相比，本課程更接近工程實際，強調理論與實踐相結合。

(3)主要內容本課程由脈沖和數字兩大部分構成。脈沖部分主要介紹脈沖信號的概念以及脈沖信號的產生與整形等內容。數字部分主要包括組合邏輯電路和時序邏輯電路。組合邏輯電路圍繞其基本單元門電路介紹基本的邏輯運算及相應的門電路、邏輯函數等，同時介紹組合邏輯電路的分析與設計方法，重點介紹中規模集成器件的應用。時序邏輯電路其基本單元是觸發器，這部分圍繞觸發器介紹常用觸發器的工作原理、邏輯功能及描述方法，重點介紹典型時序電路(如計數器、寄存器、序列發生器等)的工作原理、分析與設計方法，尤其是集成器件的應用。最后介紹數字電路的發展趨勢及可編程邏輯器件的開發與應用。5.本課程的學習要求及學習方法(1)深入理解數字電路的基本概念和基本理論

(2)熟練掌握數字電路的分析、設計方法

(3)逐步提高閱讀集成電路產品手冊的能力，以便從中獲取更多信息

(4)學習方法第1章數字邏輯基礎1.1數制

1.2碼制

1.3邏輯運算1.4邏輯函數及描述方法

1.5公式法化簡邏輯函數

1.6卡諾圖法化簡邏輯函數

1.1數制1.1.1常用的進位制

1.1.2不同數制間的轉換

1.1.3二進制數的算術運算

1.1.1常用的進位制1.十進制

2.二進制

3.八進制

4.十六進制（1-1）1.1.1常用的進位制十進制(Decimal)是指以10為基數的計數體制。十進制可用0、1、2、…、9共10個數碼表示，超過9的數必須用多位數表示，其中低位和相鄰高位之間的關系是“逢十進一”。例如，十進制數521.28可以表示為（1-2）2.二進制二進制(Binary)是指以2為基數的計數體制。二進制可用0、1兩個數碼表示，超過1的數必須用多位數表示，其中低位和相鄰高位之間的關系是“逢二進一”。任何一個二進制數NB可以展開為式中，ki為0和1兩個不同的數碼。(1-3)3.八進制八進制(Octal)是指以8為基數的計數體制。八進制可用0、1、2、…、7共8個數碼表示，超過7的數必須用多位數表示，其中低位和相鄰高位之間的關系是“逢八進一”。任何一個八進制數NO可以展開為(1-4)4.十六進制十六進制(Hexadecimal)是指以16為基數的計數體制。十六進制數可用0～9、A(10)、B(11)、C(12)、D(13)、E(14)、F(15)共16個數碼表示，超過15的數必須用多位數表示，低位和相鄰高位之間的關系是“逢十六進一”。(1-5)1.1.2不同數制間的轉換1.任意進制數轉換為十進制數

2.十進制數轉換為二進制數

3.二進制數與十六進制數的相互轉換

4.二進制數與八進制數的相互轉換

5.剩余誤差及轉換位數1.任意進制數轉換為十進制數將任意進制數按式(1-1)展開，然后將所有項的數值按十進制數相加，就可以得到所對應的十進制數。2.十進制數轉換為二進制數(1)整數部分的轉換

(2)小數部分的轉換(1)整數部分的轉換（1-6）(1)整數部分的轉換29E.TIF(2)小數部分的轉換（1-7）(2)小數部分的轉換X1.TIF3.二進制數與十六進制數的相互轉換29A.TIF3.二進制數與十六進制數的相互轉換29B.TIF4.二進制數與八進制數的相互轉換29C.TIF4.二進制數與八進制數的相互轉換29D.TIF5.剩余誤差及轉換位數一個R進制的n位小數的精度為R-n。例如(0.95)D的精度為10-2，采用乘基數取整法將十進制轉換成二、八、十六進制小數時，可能出現多次相乘的乘積的小數部分仍不為零的情況，如果轉換小數取了n位，則轉換的剩余誤差Δ小于該n位小數的精度，即Δ<R-n，例如，(0.95)D=(0.746314631…)O，當轉換取3位時，可得(0.95)D=(0.746)O，則Δ=(0.000314631…)O<8-3。

1.1.3二進制數的算術運算1.無符號二進制數的算術運算

2.有符號二進制數的算術運算1.無符號二進制數的算術運算二進制加法無符號二進制數加法規則是“逢二進一”，即0+0=0,0+1=1,1+1=10

(2)二進制減法無符號二進制數減法規則是“借一作二”，即0-0=0,1-1=0,1-0=1,0-1=11其中，0減1時不夠減，所以向高位借1。(3)二進制數乘法和除法乘法運算是由左移被乘數和加法運算組成，而除法運算是由右移被除數和減法運算組成。例如，兩個二進制數1001和0101的乘除運算為所以1001×0101=101101,1001÷0101=1.11…。(3)二進制數乘法和除法X2.TIF2.有符號二進制數的算術運算(1)有符號二進制數的補碼

(2)有符號二進制數的減法運算

(3)溢出(1)有符號二進制數的補碼二進制的負數需要用有符號的二進制數表示，在定點運算的情況下，二進制數的最高位表示符號位，用0表示正數，用1表示負數，其余部分為數值位。其表示形式有原碼、反碼和補碼3種。原碼：最高位為符號位，數值位為絕對值對應的二進制數。例如(+12)D=(01100)B，(-12)D=(11100)B。其中二進制數的最左邊的位即最高位代表符號，其余4位表示數值。反碼：正數的反碼與原碼相同，負數的反碼是符號位不變，數值位為原碼各位取反。例如(+12)反=(01100)B，(-12)反=(10011)B。補碼：正數的補碼與原碼相同，負數的補碼是符號位不變，數值位在反碼的數值位最低位加1。例如(+12)補=(01100)B，(-12)補=(10100)B。

(2)有符號二進制數的減法運算29F.TIF采用補碼的形式，可以很方便地進行有符號二進制數的減法運算。減法運算的原理是減去一個正數，相當于加上一個負數，即A-B=A+(-B)，對(-B)求補碼，然后進行加法運算。進行二進制補碼加法運算時，必須注意被加數補碼與加數補碼的位數相等，讓兩個二進制數補碼的符號位對齊。(3)溢出對于n位有符號的二進制數的原碼、反碼和補碼的數值范圍分別為原碼-(2n-1-1)～+(2n-1-1)反碼-(2n-1-1)～+(2n-1-1)補碼-2n-1～+(2n-1-1)當計算結果超過此數值范圍就會產生溢出。1.2碼制1.2.1二進制碼

1.2.2二-十進制(BCD)碼

1.2.3字符、數字代碼

1.2.1二進制碼

數字系統中的信息可以分為兩類：一類是數值；另一類是文字符號。數值信息的表示方法(即數制)前面已作介紹。為了表示文字符號信息，通常會采用一定位數的二進制數碼表示，這些數碼不表示數量的大小，是用來區分不同的文字符號。這些特定的二進制數碼稱為代碼。以一定的規則編制代碼，用以表示十進制數值、字母、符號等的過程稱為編碼。將代碼還原成所表示的十進制數、字母、符號等的過程稱為解碼或譯碼。若所需編碼的信息有N項，則需要的二進制碼的位數n應滿足2n≥N。

1.2.2二-十進制(BCD)碼表1-1幾種常見的BCD碼十進制數有權碼無權碼8421碼2421碼5421碼余3碼余3循環碼0

1

2

3

4

5

6

7

8

90000

0001

0010

0011

0100

0101

0110

0111

1000

10010000

0001

0010

0011

0100

1011

1100

1101

1110

11110000

0001

0010

0011

0100

1000

1001

1010

1011

11000011

0100

0101

0110

0111

1000

1001

1010

1011

11000010

0110

0111

0101

0101

1100

1101

1111

1110

10101.2.2二-十進制(BCD)碼在一般情況下，有權碼的十進制數與二進制數之間可以用下式來表示1.2.2二-十進制(BCD)碼表1-2格雷碼1.2.3字符、數字代碼ASCⅡ碼是美國信息交換標準代碼(AmericanStandardCodeforInformationInterchange)的簡稱，是由美國國家標準化協會制定的一種信息代碼，被廣泛地應用于計算機和通信領域中。ASCⅡ碼是一組7位二進制代碼(b6b5b4b3b2b1b0)，共128個，其中包括表示數字0～9的10個代碼，表示大、小寫英文字母的52個代碼，32個表示各種符號的代碼以及34個控制碼。1.3邏輯運算1.3.1基本邏輯運算

1.3.2幾種常用的復合邏輯運算

1.3.3邏輯運算公式

1.3.4邏輯運算法則

1.3.1基本邏輯運算1.與運算

2.或運算

3.非運算1.與運算圖1-1電路1.與運算1.與運算表1-4與邏輯真值表ABL=AB0000101001111.與運算圖1-2與邏輯運算波形圖1.與運算圖1-3與門邏輯圖形符號

a)國標圖形符號b)國際

通用圖形符號2.或運算圖1-4電路2.或運算2.或運算表1-5或邏輯真值表ABL=A+B0000111011112.或運算圖1-5或門邏輯圖形符號

a)國標圖形符號b)國

際通用圖形符號3.非運算圖1-6電路3.非運算3.非運算表1-6非邏輯真值表AL=A′01103.非運算圖1-7非門邏輯圖形符號

a)國標圖形符號b)國際

通用圖形符號1.3.2幾種常用的復合邏輯運算1.與非

2.或非

3.與或非

4.異或

5.同或1.與非1.與非表1-7與非運算的真值表ABL0010111011101.與非圖1-8與非門邏輯圖形符號

a)國標圖形符號b)國際

通用圖形符號2.或非2.或非表1-8或非運算的真值表ABL0010101001102.或非圖1-9或非門邏輯圖形符號

a)國標圖形符號b)國

際常用圖形符號3.與或非3.與或非表1-9與或非運算的真值表ABCDL000010001100101001100100101011011010111010001100111010110110110003.與或非表1-9與或非運算的真值表1101011100111103.與或非圖1-10與或非門邏輯圖形符號

a)國標圖形符號b)國際通用圖形符號4.異或4.異或表1-10兩變量異或運算的真值表ABL0000111011104.異或圖1-11異或門邏輯圖形符號

a)國標圖形符號b)國

際通用圖形符號4.異或4.異或表1-11三變量異或運算的真值表ABCLABCL00001000011101010111001101115.同或5.同或表1-12同或運算的真值表ABL0010101001115.同或圖1-12同或門邏輯圖形符號

a)國標圖形符號b)國

際通用圖形符號1.3.3邏輯運算公式表1-13邏輯運算基本定律和恒等式基本定律A+0=AA·0=0(A′)′=AA+1=1A·1=AA+A=AA·A=AA+A′=1A·A′=0結合律(A+B)+C=A+(B+C)(AB)C=A(BC)交換律A+B=B+AAB=BA分配律A(B+C)=AB+ACA+BC=(A+B)(A+C)摩根定律(AB)′=A′+B′(A+B)′=A′B′吸收律A+AB=AA(A+B)=A(A+B)(A+C)=A+BC常用恒等式AB+A′C+BC=AB+A′C

AB+A′C+BCD=AB+A′C

A+A′B=A+B1.3.4邏輯運算法則1.代入法則

2.反演法則

3.對偶法則1.代入法則在任意一個包含變量A的邏輯等式中，以另一個邏輯式代替式中所有變量A，則等式仍然成立。這就是代入法則。2.反演法則1)保持原來的運算優先級，即優先考慮括號內的運算，先進行與運算，后進行或運算的優先次序。

2)對于單個變量求反以外的非號應保留不變。3.對偶法則設Y是一個邏輯表達式，若把Y中的“·”換成“+”，“+”換成“·”；1換成0，0換成1，那么就得到一個新的邏輯表達式，這就是Y的對偶式，用YD表示。在使用對偶法則時，保持原式中優先考慮括號內的運算，先進行與運算，后進行或運算的優先次序。【例1-3】已知Y=(A+B′)(C+D)，求Y的對偶式YD。解：YD=AB′+CD

當某個邏輯恒等式成立時，則該恒等式兩側的對偶式也相等。利用該法則，可從已知的公式中得到更多的運算公式，例如，分配律A(B+C)=AB+AC成立，則它的對偶式A+BC=(A+B)(A+C)也是成立的。1.4邏輯函數及描述方法1.4.1邏輯函數的基本概念

1.4.2表達式描述邏輯函數

1.4.3真值表描述邏輯函數

1.4.4邏輯圖描述邏輯函數

1.4.5邏輯函數描述方法間的轉換

1.4.1邏輯函數的基本概念從上面講過的各種邏輯關系中可以看到，如果以邏輯變量作為輸入，以運算結果作為輸出，那么當輸入變量的取值確定之后，輸出的取值便隨之而定。因此，輸出與輸入關系之間是一種函數關系，這種關系稱為邏輯函數。由于邏輯變量是0或1的二值邏輯變量，因此邏輯函數也是二值邏輯函數。函數關系式可以寫為Y=F(A,B,C，…)表示邏輯函數的常用方法有表達式、真值表(卡諾圖)、邏輯圖、波形圖等。1.4.2表達式描述邏輯函數將輸入與輸出之間的邏輯關系寫成與、或、非等運算的組合，即邏輯代數式，就得到了所需的表達式。1.4.2表達式描述邏輯函數圖1-13例1-4的電路圖【例1-4】寫出圖1-13所示的表達式。解：由圖1-13可知，開關A閉合或開關B、C同時閉合時，燈Y才發光，因此燈與開關的關系為Y=A+BC1.4.3真值表描述邏輯函數將輸入變量所有取值組合對應的輸出值找出來，列成表格，即可得到真值表。圖1-131.4.3真值表描述邏輯函數將表達式中各變量之間的與、或、非等邏輯關系用圖形符號表示出來，就可以畫出表示邏輯函數關系的邏圖1-14例1-6的邏輯圖輯圖。【例1-6】畫出圖1-13所示的電路的邏輯圖。解：只要用與門和或門的圖形符號代替與、或運算符，就可以得到如圖1-14所示的邏輯圖。表1-14圖1-13所示電路的真值表輸入輸出

YABC000000100100011110011011110111111.4.4邏輯圖描述邏輯函數圖1-14例1-6的邏輯圖1.4.5邏輯函數描述方法間的轉換1.真值表與表達式的相互轉換

2.表達式與邏輯圖的相互轉換1.真值表與表達式的相互轉換1)找出真值表中使邏輯函數為1的那些輸入變量取值的組合。

2)每組輸入變量取值的組合對應一個乘積項，其中取值為1的寫入原變量，取值為0的寫入反變量。

3)將這些乘積項邏輯加，就得到了真值表對應的表達式。

2.表達式與邏輯圖的相互轉換從給定的表達式轉換為相應的邏輯圖時，只要用邏輯圖形符號代替表達式中的邏輯運算符號并按運算優先順序將它們連接起來，就可以得到所需的邏輯圖。例1-8】畫出Y=(A+BC)′的邏輯圖。解：(1)復合門實現，如圖1-15所示。圖1-15例1-8復合門

實現的邏輯圖解：(1)復合門實現，如圖1-15所示。圖1-16例1-8基本門

實現的邏輯圖(2)基本門實現表達式Y=(A+BC)′=A′(B′+C′)=A′B′+A′C′，其邏輯圖如圖1-16所示。1.5公式法化簡邏輯函數最簡與或式滿足的條件是：1)乘積項數目最少。2)乘積項中變量數最少。尋找最簡式的方法有公式化簡法、卡諾圖化簡法和系統化簡法，本節主要介紹公式化簡法。公式化簡法沒有固定的步驟，有幾種常用的方法歸納如下。1.并項法

2.吸收法

3.消項法

4.消因子法

5.配項法1.并項法利用AB+AB′=A即B+B′=1的公式，可以將兩項合并為一項，消去一個變量。根據代入定理可知，公式中的A和B可以是任何復雜的邏輯式。【例1-10】化簡函數Y=ABC′+A′BC′。解：可利用A+A′=1化簡為Y=(A+A′)BC′=BC′

2.吸收法根據公式A+AB=A,消去多余的項AB，公式中的A和B可以是任何復雜的邏輯式。【例1-11】化簡函數Y=AB′+AB′CD+AB′EF。解：Y=AB′+AB′CD+AB′EF=AB′+AB′(CD+EF)=AB′

3.消項法利用公式AB+A′C+BC=AB+A′C和AB+A′C+BCD=AB+A′C將BC或BCD項消去。其中A、B、C、D均可以是任何復雜的邏輯式。【例1-12】化簡Y=AB′CD′+(AB′)′E+A′CD′E。解：Y=AB′CD′+(AB′)′E+A′CD′E=(AB′)CD′+(AB′)E+［(CD′)E］A′=AB′CD′+(AB′)′E

4.消因子法利用公式A+A′B=A+B可以將A′B中的A′消去。A、B均可以是任何復雜的邏輯式。【例1-13】化簡Y=AB′+B+A′B。解：Y=AB′+B+A′B=A+B+A′B=A+B

5.配項法根據基本公式中的A+A=A可以在邏輯函數的表達式中重復寫入某一項，也可以根據本公式中的A+A′=1在表達式中的某一項上乘以(A+A′)，然后拆成兩項分別與其他項合并，有時能得到更加簡單的化簡結果。【例1-14】化簡Y=A′BC′+A′BC+ABC。解：1.6卡諾圖法化簡邏輯函數1.6.1邏輯函數的最小項

1.6.2邏輯函數的卡諾圖表示

1.6.3卡諾圖化簡邏輯函數的規則和步驟

1.6.4含無關項的邏輯函數化簡

1.6.1邏輯函數的最小項1.最小項

2.邏輯相鄰性1.最小項1)對于任意一個最小項，輸入變量只有一組取值使它的值為1，而在變量取其他各組值時，這個最小項的值都是0。

2)不同的最小項，使它的值為1的那一組輸入變量的取值也不同。

3)對于輸入變量的任意一組取值，任意兩個最小項的乘積為0。

4)對于輸入變量的任意一組取值，全體最小項之和為1。1.最小項表1-16三變量最小項的編號表最小項使最小項為1的變量取值對應的十進制數編號ABCA′B′C′0000A′B′C0011A′BC′0102A′BC0113AB′C′1004AB′C1015ABC′1106ABC11172.邏輯相鄰性只有一個變量不同的兩個最小項，稱為邏輯相鄰項。例如A′BC和ABC，在這兩個最小項中只有變量A取值不同，所以A′BC和ABC邏輯上是相鄰的。相鄰的兩個最小項相或，可以消去一個因子，例如A′BC+ABC=BC。

1.6.2邏輯函數的卡諾圖表示1.變量卡諾圖

2.函數卡諾圖1.變量卡諾圖圖1-18變量卡諾圖

a)2變量卡諾圖b)3變量卡諾圖c)4變量卡諾圖d)5變量卡諾圖2.函數卡諾圖既然任意邏輯函數都能表示為若干最小項之和的形式，那么自然也就可以設法用卡諾圖來表示任意一個邏輯函數。具體方法是：首先將邏輯函數化為最小項之和的形式，然后在卡諾圖上與這些最小項對應的位置上填入1，在其余的位置上填入0，就得到了表示該邏輯函數的卡諾圖。也就是說，任何一個邏輯函數都等于對應卡諾圖中填入1的那些最小項之和。1.6.3卡諾圖化簡邏輯函數的規則和步驟1.合并最小項的規律

2.卡諾圖化簡法的步驟

3.卡諾圖合并最小項的原則(畫圈的原則)1.合并最小項的規律1)若兩個最小項相鄰，則可合并為一項并消去一對因子，合并后的結果取其公共因子。

2)若四個最小項相鄰并排列成一個矩形組，則可以合并為一項并消去兩對因子。

3)若八個最小項相鄰并且排列成一個矩形組，則可合并為一項并消去三個因子。1)若兩個最小項相鄰，則可合并為一項并消去一對因子，合并后的結果取其公共因子。圖1-21兩個最小項相鄰的卡諾圖1)若兩個最小項相鄰，則可合并為一項并消去一對因子，合并后的結果取其公共因子。2)若四個最小項相鄰并排列成一個矩形組，則可以合并為一項并消去兩對因子。3)若八個最小項相鄰并且排列成一個矩形組，則可合并為一項并消去三個因子。圖1-22四個最小項相鄰的卡諾圖3)若八個最小項相鄰并且排列成一個矩形組，則可合并為一項并消去三個因子。圖1-23八個最小

項相鄰的卡諾圖2.卡諾圖化簡法的步驟1)將函數化簡為最小項之和的形式。

2)畫出表示該邏輯函數的卡諾圖。

3)找出可以合并的最小項，并把相鄰的最小項畫成一個圈。

4)寫出每個圈的公共因子，并把各公共因子進行邏輯加。3.卡諾圖合并最小項的原則(畫圈的原則)1)盡量畫大圈，但每個圈內只能含有2n(n=0,1,2,3,…)個相鄰項。

2)圈的個數盡量少。

3)卡諾圖中所有取值為1的方格均要被圈過，即不能漏下取值為1的最小項。

4)在新畫的包圍圈中至少要含有一個未被圈過的1方格，否則該包圍圈是多余的。例1-18】用卡諾圖化簡邏輯函數Y(A，B，C，D)=∑m(1，5，6，7，11，12，13，15)。解：根據邏輯函數畫出如圖1-24所示卡諾圖。圖1-24例1-18的卡諾圖【例1-19】用卡諾圖化簡邏輯函數Y(A,B,C,D)=∑m(0,2,8,10)。解：根據邏輯函數畫出如圖1-25所示卡諾圖。圖1-25例1-19的卡諾圖【例1-20】用卡諾圖化簡邏輯函數Y(A，B，C，D)=∑m(1,3,8,9,10,11,12,14)。解：根據邏輯函數畫出如圖1-25所示卡諾圖。圖1-26例1-20的卡諾圖1.6.4含無關項的邏輯函數化簡1.無關項

2.化簡方法

1.無關項(1)約束項

(2)任意項(1)約束項約束項是變量在取值過程中，受到某一條件的限制，最小項的取值恒為0，這樣的乘積項稱為約束項。

(2)任意項

在某些變量取值下，其值等于1或等于0，不影響函數的輸出結果那些最小項稱為任意項。2.化簡方法對于具有無關項的邏輯函數，可以合理地使用無關項，對邏輯表達式進一步化簡。結語

1.基數和權是數制中的兩個基本要素。

2.邏輯函數的基本運算有與、或、非三種，相應的門電路有與門、或門、非門三種；復合運算常用的有與非、或非、與或非、異或和同或運算等，相應的門電路有與非門、或非門、異或門、同或門等。

3.邏輯函數可用表達式、真值表、邏輯圖、波形圖等描述。

4.邏輯函數的化簡主要有公式化簡法和卡諾圖化簡法。第2章邏輯門電路2.1TTL集成門電路

2.2其他類型的雙極型集成電路

2.3CMOS集成門電路

2.4邏輯門電路使用中的幾個實際問題

2.5正負邏輯問題2.1TTL集成門電路2.1.1晶體管的開關特性

2.1.2TTL與非門電路的結構與工作原理

2.1.3TTL與非門電路的主要外部特性及參數

2.1.4其他類型的TTL門電路

2.1.5TTL集成邏輯門電路系列

2.1.1晶體管的開關特性1.晶體管的穩態開關特性

2.晶體管的動態開關時間1.晶體管的穩態開關特性圖2-1晶體管開關電路及輸出特性

a)開關電路b)輸出特性1.晶體管的穩態開關特性（2-1）2.晶體管的動態開關時間

圖2-2晶體管的

動態開關特性2.1.2TTL與非門電路的結構與工作原理1.電路結構

2.工作原理1.電路結構圖2-3TTL三輸入與非門

a)典型電路b)邏輯圖形符號2.工作原理表2-1TTL與非門邏輯關系A()B()C()Y()0(0．2V)0(0．2V)0(0．2V)1(3．6V)0(0．2V)0(0．2V)1(3．6V)1(3．6V)0(0．2V)1(3．6V)0(0．2V)1(3．6V)0(0．2V)1(3．6V)1(3．6V)1(3．6V)1(3．6V)0(0．2V)0(0．2V)1(3．6V)1(3．6V)0(0．2V)1(3．6V)1(3．6V)1(3．6V)1(3．6V)1(3．6V)0(0．2V)2.1.3TTL與非門電路的主要外部特性及參數1.電壓傳輸特性

2.輸入噪聲容限

3.靜態輸入特性

4.輸入端負載特性

5.靜態輸出特性

6.傳輸延遲特性1.電壓傳輸特性(1)輸出高電平電壓VOH

(2)輸出低電平電壓VOL

(3)關門電平電壓VOFF

(4)開門電平電壓VON

(5)閾值電壓VTH1.電壓傳輸特性圖2-4TTL與非門電壓傳輸特性

a)測試電路b)電壓傳輸特性曲線(1)輸出高電平電壓VOH輸出高電平電壓指與非門工作在截止區時對應的輸出電壓值，VOH的典型值為3.6V，產品手冊一般規定輸出高電平的最小值VOH(min)=2.4V，即大于2.4V的輸出電壓就可稱為輸出高電壓VOH。

(2)輸出低電平電壓VOL輸出低電平電壓指與非門工作在飽和區時對應的輸出電壓值，VOL的典型值為0.2V，產品手冊一般規定輸出低電平的最大值VOL(max)=0.4V，即小于0.4V的輸出電壓就可稱為輸出低電壓VOL。

(3)關門電平電壓VOFF關門電平電壓指輸出電壓下降到VOH(min)時對應的輸入電壓。顯然只要VI＜VOFF，VO就是高電壓，所以VOFF就是輸入低電平電壓的最大值，用VIL(max)表示。從電壓傳輸特性曲線上看，VIL(max)≈1.3V，產品手冊一般規定VIL(max)=0.8V。

(4)開門電平電壓VON開門電平電壓指輸出電壓上升到VOL(max)時對應的輸入電壓。顯然只要VI＞VON，VO就是低電壓，所以VON就是輸入高電平電壓的最小值，用VIH(min)表示。從電壓傳輸特性曲線上看，VIH(min)略大于1.3V，產品手冊一般規定VIH(min)=2V。

(5)閾值電壓VTH閾值電壓決定電路截止和導通的分界線，也是決定輸出高、低電壓的分界線。VTH是一個很重要的參數，在近似分析和估算時，常把它作為決定與非門工作狀態的關鍵值，即VI＜VTH，與非門關門，輸出高電平；VI＞VTH，與非門開門，輸出低電平。VTH的典型值為1.3～1.４V。

2.輸入噪聲容限圖2-5噪聲容限示意圖

a)驅動門與負載門b)噪聲容限定義3.靜態輸入特性(1)輸入低電平電流IIL

(2)輸入高電平電流IIH3.靜態輸入特性圖2-6TTL與非門輸入特性

a)測試電路b)電壓傳輸特性曲線(1)輸入低電平電流IIL(1)輸入低電平電流IIL圖2-7TTL與非門輸入電流

a)輸入低電平電流b)輸入高電平電流(2)輸入高電平電流IIH輸入高電平電流IIH是指輸入端接高電平時所流入的電流，如圖2-7b所示。該電流就是TTL門電路輸入級晶體管VT1發射結的反向漏電流。輸入高電平電流IIH很小，74系列門電路每個輸入端的IIH值一般在40μA以下。

4.輸入端負載特性圖2-8TTL與非門輸入端負載特性

a)測試電路b)等效電路c)特性曲線4.輸入端負載特性（2-7）（2-8）（2-10）（2-9）4.輸入端負載特性圖2-9TTL門輸入端接負載電阻

a)接小電阻b)接大電阻5.靜態輸出特性(1)低電平輸出特性

(2)高電平輸出特性

(3)扇入、扇出系數(1)低電平輸出特性圖2-10TTL與非門低電平輸出特性

a)灌電流負載b)低電平輸出特性(2)高電平輸出特性圖2-11TTL與非門高電平輸出特性

a)拉電流負載b)高電平輸出特性(3)扇入、扇出系數6.傳輸延遲特性(1)傳輸延遲時間

(2)交流噪聲容限

(3)電源特性(1)傳輸延遲時間圖2-13TTL與非門

傳輸延遲時間(1)傳輸延遲時間(2)交流噪聲容限如上所述，TTL與非門對輸入信號的響應總是有一定延時的，輸入信號狀態變化時必須有足夠的變化幅度和作用時間才能使輸出改變狀態。如果干擾脈沖持續的時間很短，甚至輸出狀態還未來得及變化，干擾脈沖就消失了，顯然這樣的脈沖信號對電路的邏輯狀態毫無影響。

(3)電源特性TL集成門電路的工作電源一般是+5V，允許波動范圍±10%。TTL與非門在關門狀態和開門狀態時電源提供的電流是不同的。空載情況下，門電路分別工作于開門狀態和關門狀態時功耗的均值稱為平均功耗。TTL與非門的平均功耗一般在10mW左右。

2.1.4其他類型的TTL門電路1.非門

2.或非門

3.與或非門

4.集電極開路輸出門(OC門)

5.三態輸出門1.非門圖2-14TTL非門

a)典型電路b)邏輯圖形符號2.或非門圖2-15TTL或非門

a)典型電路b)邏輯圖形符號2.或非門圖2-16TTL與或非門

a)典型電路b)邏輯圖形符號3.與或非門圖2-17兩個TTL門電路推

拉式輸出級直接連接4.集電極開路輸出門(OC門)(1)實現電平轉換

(2)驅動不同的負載

(3)實現“線與”4.集電極開路輸出門(OC門)圖2-18集電極開路的與非門

a)典型電路b)邏輯圖形符號(1)實現電平轉換在數字系統的應用中，經常需要電平轉換，例如將TTL電平轉換為CMOS電平、高閾值TTL(HTL)電平等，常用OC門來實現。如圖2-19所示，把上拉電阻RL接到電源VCC上，這樣在OC門輸入普通的TTL電平，通過改變電源VCC的值，就可以改變輸出VO高電平的值，實現TTL電平到其他類型電路電平的轉換。

(2)驅動不同的負載圖2-19OC門實現電平轉換電路(2)驅動不同的負載圖2-20OC門驅動發光二極管電路(3)實現“線與”(3)實現“線與”圖2-21OC門實現線與(3)實現“線與”圖2-22OC門外接上拉電阻的選擇

a)僅一個OC門處于開門狀態b)所有OC門處于關門狀態(3)實現“線與”5.三態輸出門(1)三態門原理

(2)三態門的應用(1)三態門原理圖2-23三態輸出門

a)電路b)使能高電平有效邏輯圖形符號

c)使能低電平有效邏輯圖形符號(2)三態門的應用圖2-24三態門總線結構

a)單向總線結構b)雙向總線結構2.1.5TTL集成邏輯門電路系列

TTL門電路系列主要是依據美國TI公司的產品命名的，基本系列分為74系列和54系列，兩者具有完全相同的電路結構和電氣性能參數，主要區別在于工作溫度范圍和電源電壓工作范圍。通常把74系列稱為民品，其工作溫度范圍規定為0~+70℃，電源電壓工作范圍為5(1±5%)V；而54系列稱為軍品，其工作溫度范圍規定為-55~+125℃，電源電壓工作范圍為5(1±10%)V。2.2其他類型的雙極型集成電路1.ECL電路

2.I2L電路1.ECL電路

由于TTL門中晶體管工作于飽和狀態，開關速度受到了一定限制。只有改變電路的工作方式，從飽和型變為非飽和型，才能從根本上提高開關速度。發射極耦合邏輯(ECL)電路，也稱電流開關型邏輯(CML)電路，就是一種非飽和型高速度數字集成電路。這種電路具有開關速度快、帶負載能力強、內部噪聲低等優點；主要缺點是噪聲容限小、電路功耗大、輸出電平受溫度影響大。該電路常用于高速中、小規模集成電路中。2.I2L電路集成注入邏輯(I2L)的電路簡單，其基本結構是由一個NPN型多集電極晶體管和一個PNP型恒流源負載組成的反相器。由于I2L電路的驅動電流是由PNP晶體管的發射極注入的，所以稱為集成注入邏輯。它的功耗低，集成度高，電路的每個基本邏輯單元占的芯片面積很小，工作電流不超過1nA,因而其集成度可達500門/mm2以上(一般TTL電路集成度約為20門/mm2)。2.3CMOS集成門電路2.3.1MOS管的開關特性

2.3.2CMOS反相器(非門)的結構與工作原理

2.3.3CMOS反相器的主要外部特性及參數

2.3.4其他類型的CMOS門電路

2.3.5CMOS邏輯門電路系列

2.3.1MOS管的開關特性圖2-25MOS管開關電路

a)原理電路b)結構電路2.3.2CMOS反相器(非門)的結構與工作原理圖2-26CMOS反相器

a)基本電路結構b)邏輯圖形符號2.3.3CMOS反相器的主要外部特性及參數1.傳輸特性

2.輸入噪聲容限

3.靜態輸入特性

4.靜態輸出特性

5.動態特性

6.扇出系數1.傳輸特性圖2-27CMOS反相器的傳輸特性

a)電壓傳輸特性b)電流傳輸特性2.輸入噪聲容限從2-27a所示的CMOS反相器電壓傳輸特性曲線上可以看出，當輸入電壓從低電平略有升高時，輸出的高電平狀態并不立刻改變。同樣，在輸入電壓從高電平略有降低時，輸出的低電平狀態也并不立刻改變。因此，和TTL反相器類似，同樣存在一個允許的噪聲容限，即保證輸出高、低電平基本不變的條件下，允許輸入電平有一定的波動范圍。3.靜態輸入特性圖2-2874HC系列CMOS反相器

a)輸入保護電路b)輸入特性3.靜態輸入特性圖2-29CMOS反相器低電平輸出特性

a)工作狀態b)輸出特性4.靜態輸出特性(1)低電平輸出特性

(2)高電平輸出特性(1)低電平輸出特性當VIH=VDD時，CMOS反相器的VTN導通，VTP截止，輸出低電平VOL，其工作狀態如圖2-29a所示。該狀態下負載電流IOL為灌電流，輸出電平VOL隨著IOL增加而提高；又因為VTN的VGSN越大導通內阻越小，所以在同樣的IOL值下VDD越高，VTN導通時的VGSN越大，VOL越低，如圖2-29b所示。

(2)高電平輸出特性圖2-30CMOS反相器高電平輸出特性

a)工作狀態b)輸出特性(2)高電平輸出特性輸出特性當VIL=0時，CMOS反相器的VTP導通，VTN截止，輸出高電平VOH，其工作狀態如圖2-30a所示。該狀態下負載電流IOH為拉電流，輸出電平VOH隨著IOH增加而下降；又因為VTP的VGSP越負導通內阻越小，所以在同樣的IOH值下VDD越高，VTP導通時的VGSP越負，VOH下降得越少，如圖2-30b所示。5.動態特性(1)傳輸延遲時間

(2)交流噪聲容限

(3)動態功耗(1)傳輸延遲時間圖2-31CMOS反相器傳輸延遲時間(2)交流噪聲容限和TTL反相器一樣，CMOS電路的交流噪聲容限也遠大于直流噪聲容限。這是由于負載電容和MOS管寄生電容的存在，輸入信號狀態變化時必須有足夠的變化幅度和作用時間才能使輸出改變狀態。當輸入信號為窄脈沖，而且脈沖寬度接近于門電路傳輸延遲時間的情況下，為使輸出狀態改變，所需要的脈沖信號幅度將遠大于直流輸入信號的幅度。因此，反相器對窄脈沖的噪聲容限(交流噪聲容限)遠高于直流噪聲容限，且傳輸延遲時間越長，交流噪聲容限越大。(3)動態功耗6.扇出系數因CMOS電路有極高的輸入阻抗，故其扇出系數很大，一般額定扇出系數可達50。但必須指出的是，扇出系數是指驅動CMOS電路的個數，若就灌電流負載能力和拉電流負載能力而言，CMOS電路遠遠低于TTL電路。2.3.4其他類型的CMOS門電路1.與非門

2.或非門

3.異或門

4.輸入、輸出緩沖電路

5.漏極開路輸出門(OD門)

6.三態門

7.CMOS傳輸門1.與非門圖2-32CMOS兩輸入與非門

a)基本電路結構b)邏輯圖形符號1.與非門圖2-33CMOS兩輸入或非門

a)基本電路結構b)邏輯圖形符號2.或非門圖2-33a所示為兩輸入CMOS或非門的基本電路結構，它由兩個串聯的P溝道增強型MOS管VTP1、VTP2和兩個并聯的N溝道增強型MOS管VTN1、VTN2組成。該電路中，僅當A=B=0時，VTP1和VTP2同時導通，VTN1和VTN2同時截止，Y=1；而當A、B當中只要有一個高電平，則VTP1和VTP2至少有一個截止，VTN1和VTN2至少有一個導通，Y=0。因此，該電路實現了或非門邏輯功能，即Y=(A+B)′，邏輯圖形符號如圖2-33b所示。3.異或門圖2-34CMOS異或門

a)基本電路結構b)邏輯圖形符號4.輸入、輸出緩沖電路圖2-35帶緩沖級的CMOS與非門

a)基本電路結構b)邏輯電路及圖形符號5.漏極開路輸出門(OD門)圖2-36OD輸出的與非門

a)電路結構b)邏輯圖形符號6.三態門圖2-37三態輸出的CMOS反相器

a)電路結構b)邏輯圖形符號7.CMOS傳輸門圖2-38CMOS傳輸門

a)電路結構b)邏輯圖形符號7.CMOS傳輸門圖2-39CMOS雙向模擬開關

a)電路結構b)邏輯圖形符號2.3.5CMOS邏輯門電路系列CMOS集成電路誕生于20世紀60年代末，經過制造工藝的不斷改進，它的技術參數從總體上說，已經達到或接近TTL的水平，其中功耗、噪聲容限、扇出系數等參數優于TTL。CMOS集成電路主要有4000系列、HC/HCT系列、AHC/AHCT系列、LVC系列、ALVC系列等。2.4邏輯門電路使用中的幾個實際問題2.4.1集成門電路使用注意事項

2.4.2門電路之間的接口

2.4.3門電路帶其他負載時的接口

2.4.4抗干擾措施

2.4.1集成門電路使用注意事項1.TTL門電路使用注意事項

2.CMOS門電路使用注意事項1.TTL門電路使用注意事項1)TTL電路的電源一般均采用+5V，紋波及穩定度通常要求應不大于10%，甚至有的要求應不大于5%，即電源電壓應限制在5V±0.5V(或5V±0.25V)以內。

2)輸入端不能直接與高于+5.5V或低于-0.5V的低內阻電源連接，否則會因為低內阻電源供給較大電流而燒壞器件。

3)輸出端不允許與電源或地短接，必要時必須通過串接電阻與電源連接，以提高輸出電平。

4)插入或拔出集成電路時，務必切斷電源，否則會因電源沖擊而造成永久損壞。2.CMOS門電路使用注意事項1)CMOS門電路的電源工作范圍較寬，但要符合工作電壓上下限要求。

2)輸入高電平不得高于VDD+0.5V，低電平不得低于-0.5V，輸入端的電流一般應限制在1mA以內。

3)與TTL門電路一樣，輸出端不允許與電源或地短接，必要時必須通過串接電阻與電源連接，以提高輸出能力。

4)測試CMOS電路時，如果信號電源和電路供電采用兩組電源，則在上電時應先接通電路供電電源，后開信號電源；斷電時先關信號電源，后關電路供電電源。2.4.2門電路之間的接口1.TTL門驅動CMOS門

2.CMOS門驅動TTL門

3.低電壓CMOS門電路及接口1.TTL門驅動CMOS門(1)TTL門驅動74HC和74AHC系列

(2)TTL門驅動74HCT系列和74AHCT系列(1)TTL門驅動74HC和74AHC系列圖2-40TTL驅動CMOS時的接口

a)電源電壓都為5V時的接口b)電源電壓不同時的接口(2)TTL門驅動74HCT系列和74AHCT系列當都采用5V電源時，CMOS門的VOH(min)大于TTL門的VIH(min)，CMOS門的VOL(max)小于TTL門的VIL(max)，兩者電壓參數相容。但是CMOS門的IOH、IOL參數較小，所以，這時主要考慮CMOS門的輸出電流是否滿足TTL輸入電流的要求。2.CMOS門驅動TTL門【例2-2】一個74HC00與非門電路能否驅動四個7400與非門？能否驅動四個74LS00與非門？解：74系列門的IIL=1.6mA，74LS系列門的IIL=0.4mA，四個74門的IIL(總)=4×1.6mA=6.4mA，四個74LS門的IIL(總)=4×0.4mA=1.6mA。而74HC系列門的IOL=4mA，所以不能驅動四個7400與非門，可以驅動四個74LS00與非門。圖2-41CMOS驅動

TTL門接口電路3.低電壓CMOS門電路及接口為了減小功耗，半導體廠家推出了供電電壓分別為3.3V、2.5V、1.8V等一系列低電壓集成邏輯電路。在同一系統中采用不同電壓的邏輯器件，需要考慮不同邏輯器件之間的接口問題。2.4.3門電路帶其他負載時的接口圖2-42門電路帶小電流負載

a)驅動發光二極管b)驅動低電流繼電器2.4.3門電路帶其他負載時的接口圖2-43門電路帶大電流負載

a)門電路并聯使用b)加驅動晶體管2.4.4抗干擾措施1.多余輸入端的處理

2.去耦合濾波電容1.多余輸入端的處理1)對于與非門及與門，多余輸入端應接高電平，比如直接接電源正端，或通過一個上拉電阻RU(1～3kΩ)接電源正端，如圖2-44a所示；在前級驅動能力允許時，也可以與有用的輸入端并聯使用，如圖2-44b所示。

2)對于或非門及或門，多余輸入端應接低電平，比如直接接地，如圖2-45a所示；也可以與有用的輸入端并聯使用，如圖2-45b所示。圖2-44與非門多余輸入端的處理圖2-45或非門多余輸入端的處理2.去耦合濾波電容數字電路或系統通常是由多種或多片邏輯芯片構成，由公共的直流電源供電。在電路高低電平狀態轉換時，產生較大的脈沖電流和尖峰電流，它們流經公共的電源，由于電源有一定的內阻抗，必將在芯片間產生一定的影響，甚至可能導致邏輯錯誤。一種較為常用的處理方法是采用去耦合濾波電容，在直流電源與地之間接10～100μF的大電容，濾除電源波動而產生的干擾信號。另一方面，對每一個集成芯片的電源與地之間接一個0.1μF的電容以濾除開關噪聲。2.5正負邏輯問題1.正負邏輯的規定

2.正負邏輯的等效變換1.正負邏輯的規定在數字電路或系統中，可以采用兩種不同的邏輯體制表示電路輸入輸出的高、低電平。如前面討論時，規定高電平為邏輯1，低電平為邏輯0，這樣的表示方法就是正邏輯體制。相反，如果規定高電平為邏輯0，低電平為邏輯1，則該表示方法稱為負邏輯體制。同一電路的輸入輸出關系的描述，可以采用正邏輯，也可以采用負邏輯。工程應用中，電路描述一般采用正邏輯體制，負邏輯體制用得較少，本書采用正邏輯。2.正負邏輯的等效變換同一個邏輯電路，在不同的邏輯假定下，其邏輯功能是完全不同的。兩種邏輯體制相互轉換關系為：采用正邏輯的與門功能，如果采用負邏輯時，它是或門功能；采用正邏輯的或門功能，如果采用負邏輯時，它是與門功能。對于邏輯非門來說，二者功能是等價的，所以正邏輯的與非運算對應負邏輯的或非運算，而正邏輯的或非運算對應負邏輯的與非運算。第3章組合邏輯電路3.1組合邏輯電路的基本概念3.2組合邏輯電路的分析3.3組合邏輯電路的設計3.4常用的組合邏輯器件3.5組合邏輯電路中的競爭冒險3.1組合邏輯電路的基本概念數字邏輯電路分為組合邏輯電路和時序邏輯電路兩大類，它們的最大區別在于有無記憶功能。組合邏輯電路無記憶功能，時序邏輯電路有記憶功能。圖3-1組合邏輯電路的一般框圖3.2組合邏輯電路的分析

1.組合邏輯電路的分析目的2.組合邏輯電路的分析方法3.組合邏輯電路分析舉例（3-1）簡記為組合邏輯電路的分析目的是找出輸出與輸入之間的邏輯關系。1.組合邏輯電路的分析目的2.組合邏輯電路的分析方法由于組合邏輯電路由門電路構成，不含反饋路徑，因此分析較為簡便。首先根據邏輯電路逐一寫出各個門電路的輸出函數，然后整理出整個電路的輸出邏輯表達式。當表達式不能直觀反映電路的邏輯功能時，列出真值表，然后分析真值表中函數值取1或0時輸入信號的特點，從而概括出電路的邏輯功能。總結組合邏輯電路的分析方法，可得出其一般的分析步驟如下：1)根據已知的邏輯電路寫出各輸出端的表達式，并化簡表達式。2)列出真值表(有時可省略)。3)根據真值表或表達式，概括電路的邏輯功能3.組合邏輯電路分析舉例

例3-1】圖3-2是單輸出組合邏輯電路，分析該電路的邏輯功能。解：該電路由三個反相器和四個與非門組成，為了便于分析，寫出逐個門的輸出并標注在門的輸出端，如圖3-2所示的Z1、Z2、Z3、Z4、Z5、Z6。（3-2）（2）真值表把ABC的八種組合狀態代入表達式(3-2)，可得真值表，見表3-1。

表3-1例3-1的真值表(3)功能描述。由真值表可知函數值取1的條件是輸入變量的組合為000、001、010、100，這四種狀態的共同點是輸入變量中最多只有一個變量取值為1，所以該電路的邏輯功能可概括為輸入變量中1的個數少于兩個時輸出為1，否則輸出為0圖3-2例3-1的邏輯電路表3-1【例3-2】圖3-3是一個兩輸入兩輸出的組合邏輯電路，分析該電路的邏輯功能。2)真值表。由式(3-3)可得真值表，見表3-2。圖3-3例3-2的邏輯電路3.3組合邏輯電路的設計

1.組合邏輯電路的設計目的2.組合邏輯電路的設計方法3.組合邏輯電路設計舉例1.組合邏輯電路的設計目的

組合邏輯電路的設計目的是在給定邏輯功能的前提下，畫出能實現該功能的邏輯電路(邏輯圖)。這里不僅要求所涉及的組合邏輯電路能正確地實現給定邏輯功能，而且還要求盡可能節省元器件。對于面向門電路的設計，一般而言，只要能找到被實現邏輯函數的最簡與或表達式，就能滿足“最省”的要求。2.組合邏輯電路的設計方法

1)邏輯抽象：分析設計要求，確定輸入、輸出的邏輯變量，并對變量進行邏輯賦值(通常采用正邏輯進行賦值)。這一步的任務是把實際問題轉化為一個邏輯問題。2)列出真值表：根據具體的邏輯功能列出真值表。如果根據邏輯抽象能直接寫出設計問題的邏輯函數的表達式，這一步可以省略。3)寫出邏輯函數的表達式：根據真值表并利用函數化簡方法，寫出邏輯函數的最簡與或表達式。4)選擇邏輯器件，并轉換表達式：這一步的任務是根據給定的門電路類型，將第三步得到的最簡與或表達式轉換為所需要的形式，以便能按此形式直接畫出邏輯電路。例如給定的門電路是與非門，則把表達式轉換成與非—與非形式。5)畫出邏輯電路。3.組合邏輯電路設計舉例

(1)單輸出邏輯電路的設計(2)多輸出邏輯函數的設計(1)單輸出邏輯電路的設計例3-3】試用與非門設計少數服從多數的三人表決電路。解：邏輯抽象：分析題意，該電路有三個輸入變量，用A、B、C表示。并假設變量值取“1”的含義是對應的表決人“同意”；取“0”的含義是對應的表決人“不同意”。該電路有一個輸出，用F表示。假設F取“1”的含義是表決“通過”；F取“0”的含義是表決“不通過”。列出真值表：根據邏輯抽象可以知道：ABC=001的含義是表示表決人A、B“不同意”，表決人C“同意”，按少數服從多數的原則，表決“不通過”，所以F=0。如果ABC=011，表示表決人A“不同意”，表決人B、C“同意”，按少數服從多數的原則，表決可以“通過”，所以F=1，其余情況依次類推，于是可列出三人表決電路的真值表，見表3-3。表3-3例3-3的真值表圖3-4例3-3的邏輯電路(2)多輸出邏輯函數的設計【例3-4】設計實現下列功能的電路：一個2位二進制數，當控制信號為0時，輸出為其本身；當控制信號為1時，輸出各位取反。解：邏輯抽象：分析設計要求，該電路的輸入是一個2位二進制數，用A1A0表示；有一個控制信號，用C表示；輸出為2位二進制數，用Y1Y0表示。列出真值表：見表3-4。表3-4例3-4的真值表圖3-5例3-4的邏輯電路(3)帶無關項的邏輯電路設計【例3-5】水箱有大小兩臺水泵排水，水位到達低水位時，只開小水泵即可；水位到達中水位時，只開大水泵即可；水位到達高水位時，必須兩臺水泵同時排水。設計實現上述功能的邏輯電路。解：邏輯抽象：分析題意，該電路有三個輸入變量，分別用A、B、C表示水箱中水位的高、中、低位置，并假設水位到達相應位置時，對應變量用1表示，反之用0表示。該電路的輸出有兩個，用MS表示小水泵，ML表示大水泵，水泵排水用1表示，反之用0表示。為了便于分析，不妨畫出水池中水位的示意圖，如圖3-6a所示。圖3-6例3-5的水位示意圖及邏輯電路a)水位示意圖b)邏輯電路列出真值表：根據題意，當水位還沒有到達低水位時，變量ABC=000，此時大、小水泵均不需要排水，所以MS=0，ML=0。當水位到達低水位，但還沒有到達中水位時，ABC=001，此時小水泵排水，大水泵不需要排水，所以MS=1，ML=0。當水位到達中水位，但還沒有到達高水位時，ABC=011，此時小水泵不排水，大水泵排水，所以MS=0，ML=1。當水位到達高水位時，ABC=111，此時兩臺水泵都需要排水，所以MS=1，ML=1。三個變量有八種組合狀態。當ABC為010時，其含義是水位到達中水位，但沒有到達低水位，這顯然是不現實的。那么ABC為100、101、110也是不現實的。因此，ABC為010、100、101、110這四種組合是不存在的，在真值表中用無關項表示，即用“×”表示。由此可以得到真值表，見表3-5。表3-5例3-5的真值表3.4常用的組合邏輯器件3.4.1加法器及其應用3.4.2編碼器及其應用3.4.3譯碼器及其應用3.4.4數據選擇器及其應用3.4.5數值比較器及其應用3.4.1加法器及其應用1.一位加法器2.多位加法器3.集成加法器的應用1.一位加法器（1）半加器（2）全加器(1)半加器表3-6半加器的真值表圖3-7半加器的邏輯電路及邏輯圖形符號（2）全加器表3-7全加器的真值表圖3-9

74LS183的邏輯電路、邏輯圖形符號及引腳排列a)1274LS183的邏輯電路b)74LS183的邏輯圖形符號c)74LS183的引腳排列2.多位加法器(1)串行進位加法(2)并行進位加法(1)串行進位加法

(2)并行進位加法

圖3-1174LS283的邏輯圖形符號及引腳排列a）邏輯圖形符號b)引腳排列(2)并行進位加法

3.集成加法器的應用(1)代碼轉換電路(2)加/減運算電路(1)代碼轉換電路【例3-6】用74LS283把8421BCD碼轉換成余3碼輸出。解：設輸入8421碼用變量DCBA表示，輸出余三碼用變量Y3Y2Y1Y0表示。余3碼是由8421碼加0011得到。兩者之間的關系可用下式表示圖3-12例3-6的邏輯電路(2)加/減運算電路

圖3-13兩片74LS283構成的8位加法電路3.4.2編碼器及其應用1.普通編碼器2.優先編碼器3.集成編碼器1.普通編碼器(1)二進制編碼器(2)8421BCD編碼器(1)二進制編碼器表3-8a

8線-3線編碼器的真值表表3-8b

8線-3線編碼器的簡化真值表(2)8421BCD編碼器

圖3-19

8線-3線編碼器的邏輯電路及邏輯圖形符號圖3-19

8線-3線編碼器的邏輯電路及邏輯圖形符號a)邏輯電路b)邏輯圖形符號(2)8421BCD編碼器

(2)8421BCD編碼器

圖3-20

8421BCD編碼器的邏輯電路及邏輯圖形符號(2)8421BCD編碼器

2.優先編碼器圖3-21

4線-2線優先編碼器2.優先編碼器3.集成編碼器(1)8線-3線優先編碼器(74LS148)(2)10線-4線BCD優先編碼器(74LS147)(1)8線-3線優先編碼器(74LS148)圖3-22

74LS148的邏輯電路、邏輯圖形符號及引腳排列(2)10線-4線BCD優先編碼器(74LS147)圖3-23

74LS147的邏輯電路、邏輯圖形符號及引腳排列(2)10線-4線BCD優先編碼器(74LS147)4.集成編碼器的應用利用E′

I、E′

O和E′

X這三個附加的輸入和輸出端，可以將幾片74LS148組成更大規模的優先編碼器。3.4.3譯碼器及其應用1.二進制譯碼器及應用2.BCD譯碼器3.七段顯示譯碼器1.二進制譯碼器及應用(1)3線-8線譯碼器(2)集成二進制譯碼器(74LS138)(3)集成二進制譯碼器的應用

(1)3線-8線譯碼器(1)3線-8線譯碼器(2)集成二進制譯碼器(74LS138)圖3-26

74LS138的邏輯電路、邏輯圖形符號及引腳排列(2)集成二進制譯碼器(74LS138)(2)集成二進制譯碼器(74LS138)(2)集成二進制譯碼器(74LS138)圖3-27

1274LS139的邏輯圖形符號表(3)集成二進制譯碼器的應用1)譯碼器的擴展：當輸入代碼的位數超過所用譯碼器代碼輸入端個數時，就需要對譯碼器進行擴展。下面通過實例介紹其擴展方法。2)譯碼器實現邏輯函數：任意邏輯函數都可以用最小項和的形式描述，而二進制譯碼器的輸出為輸入變量的全部最小項。因此，可用譯碼器和門電路實現任意組合邏輯函數。3)譯碼器作數據分配器使用：數據分配器是根據控制信號，把公共數據線上的數據按要求分配到某一對應的輸出端。分配器的作用與多位開關相似，其示意圖和一般框圖分別如圖3-31a、b所示。4)實現地址譯碼功能：在數據存儲系統中，經常需要進行地址譯碼。(3)集成二進制譯碼器的應用圖3-31數據分配器的示意圖及一般框圖(3)集成二進制譯碼器的應用(3)集成二進制譯碼器的應用(3)集成二進制譯碼器的應用圖3-32

74LS139實現四路數據分配的邏輯電路(3)集成二進制譯碼器的應用圖3-33

8位地址譯碼電路2.BCD譯碼器2.BCD譯碼器圖3-34

74HC42的邏輯電路及邏輯圖形符號a)邏輯電路b)邏輯圖形符號3.七段顯示譯碼器(1)七段字符顯示器(2)七段顯示譯碼器(1)七段字符顯示器七段字符顯示器由七段獨立的線段a～g按圖3-35所示的形式排列而成，h為小數點。取不同的線段組合并將它們點亮，可以顯示0～9十個不同的字符，如圖3-35d所示。圖3-35七段字符顯示器(數碼管)a)數碼管外形b)共陰極結構c)共陽極結構d)十進制數字顯示字形e)輸入為1010～1111下的六個字符顯示(2)七段顯示譯碼器常用的七段數碼顯示譯碼器有輸出低電平有效的集成器件7447，輸出高電平有效的集成器件7448等。圖3-36

7448的邏輯圖形符號及引腳排列a)邏輯圖形符號b)引腳排列(2)七段顯示譯碼器(2)七段顯示譯碼器1)燈測試輸入信號LT′：當輸入LT′=0時，七段輸出信號均為高電平，顯示器的七段同時被點亮，即顯示器顯示“8”的字符。這一功能可用于檢測顯示器的好壞。當輸入LT′=1時，輸出與輸入代碼有關，顯示器顯示與輸入代碼對應的字符。所以正常顯示時，LT′必須接高電平。2)滅零輸入信號RBI′：當RBI′=0時，如果輸入代碼A3A2A1A0=0000，則七段輸出信號均為低電平，顯示器熄滅，并且使BI′/RBO′=0，這時，BI′/RBO′作為輸出使用。因此，RBI′可以熄滅不希望顯示的零，使得顯示器只顯示非零字符。例如一個6位數碼顯示系統，整數和小數部分分別為3位。例如052.320，利用RBI′可在6位顯示系統上顯示52.32，即熄滅前、后多余的零，使顯示結果更加直觀。3)熄滅輸入/滅零輸出信號BI′/RBO′：此信號具有雙重功能。當BI′/RBO′作為熄滅輸入控制信號時，只要BI′=0，顯示器不顯示任何字符，起熄滅顯示作用。3.4.4數據選擇器及其應用1.選擇器的工作原理2.集成數據選擇器3.數據選擇器的應用3.4.4數據選擇器及其應用圖3-38四選一數據選擇器的框圖及示意圖1.選擇器的工作原理以四選一為例，當A1A0=00時，Y=D0；A1A0=01時，Y=D1；A1A0=10時，Y=D2；A1A0=11時，Y=D3。2.集成數據選擇器(1)四選一數據選擇器(74LS153)(2)八選一數據選擇器(74151)(1)四選一數據選擇器(74LS153)圖3-39

74LS153邏輯電路和邏輯圖形符號(2)八選一數據選擇器(74151)圖3-40