復習第1章概述1.1計算機系統的基本組成及其層次結構

理解1.2計算機的體系結構、組成和實現

理解1.3計算機發展進步與拓展應用的歷程

一般了解

復習第2章數字電路基礎和計算機中的邏輯部件2.1數字電路基礎

一般了解半導體材料和晶體二極管簡介，2雙極型三極管的結構及其伏安特性，MOS管的結構及其伏安特性2.2基本邏輯門和布爾代數知識基礎

理解最基本的邏輯門電路，布爾代數知識基礎2.3組合邏輯電路及其應用

重點掌握基本邏輯門，三態門，數據選擇器，譯碼器和編碼器，組合邏輯電路應用舉例2.4時序邏輯電路及其應用

重點掌握基本R\|S觸發器，D型觸發器與寄存器、計數器器件，時序邏輯電路應用舉例2.5現場可編程器件及其應用

一般了解現場可編程器件概述，通用可編程器件GAL20V8的內部結構及其編程使用2.6幾個專用功能器件和存儲器芯片的引腳圖

一般了解

復習第3章數據表示、數據運算算法和邏輯電路實現3.1數字化信息編碼的概念和二進制編碼知識

理解數字化信息編碼的概念，二進制編碼和碼制轉換，檢錯糾錯碼3.2數據表示——常用的信息編碼

重點掌握邏輯類型數據的表示，字符類型數據的表示，數值類型數據的表示

3.3二進制數值數據的編碼與運算算法

重點掌握原碼、反碼、補碼的定義，補碼加、減運算規則和電路實現，原碼一位乘法的實現算法和電路實現，原碼一位除法的實現算法和電路實現，補碼一位乘法、除法和其他快速乘除法的實現思路復習第4章計算機中的運算器部件4.1運算器部件概述

理解4.2定點運算器部件的功能、組成與設計

重點掌握定點運算器部件概述，位片結構的運算器芯片Am2901，教學計算機運算器的設計與實現實例4.3浮點運算與浮點運算器

一般了解浮點數的運算規則，浮點運算器舉例4.4當前流行的計算機中的運算器部件概述

一般了解

復習第5章指令、指令系統和匯編語言程序設計5.1指令格式和指令系統概述

重點掌握操作碼的組織與編碼，有關操作數的個數、來源、去向和地址安排，關于指令的分類5.2尋址方式概述與應用實例

重點掌握基本尋址方式概述，尋址方式應用舉例5.3指令系統和匯編語言程序設計舉例

理解教學計算機的指令系統說明，教學計算機的匯編程序設計舉例復習第6章計算機的控制器部件6.1控制器的功能、組成與指令執行步驟

重點掌握控制器部件的功能及其組成，指令的執行步驟6.2硬連線控制器部件

重點掌握硬連線控制器的組成和運行原理簡介，教學計算機的硬連線控制器的組成、設計與實現實例6.3微程序控制器部件

重點掌握微程序控制器的基本組成和工作原理，微程序設計中的下地址形成邏輯的硬件技術，教學計算機微程序控制器的組成、設計與實現實例復習第7章多級結構的存儲器系統概述和主存儲器7.1多級結構的存儲器系統概述

理解7.2主存儲器部件的組成與設計

重點掌握主存儲器概述，動態存儲器的記憶原理和讀寫過程，靜態存儲器的存儲原理和芯片內部結構7.3教學計算機的內存儲器實例

理解7.4提高存儲器系統性能的可行途徑

理解復習第8章高速緩沖存儲器和虛擬存儲器8.1高速緩沖存儲器

重點掌握高速緩沖存儲器的運行原理，高速緩沖存儲器的3種映像方式，高速緩沖存儲器使用中的幾個問題8.2虛擬存儲器部件

重點掌握虛擬存儲器概述，段式存儲管理，頁式存儲管理復習第9章輔助存儲器設備與磁盤陣列技術9.1外部存儲設備概述

理解9.2磁盤設備的組成與運行原理

一般了解9.3光盤設備的組成與運行原理

一般了解9.4磁盤陣列技術與容錯支持

一般了解

復習第10章輸入輸出設備10.1輸入輸出設備概述

理解設備簡介，點陣式設備運行原理概述，10.2顯示器設備的組成和運行原理

重點掌握顯示器設備概述，CRT陰極射線管的組成和運行原理，CRT字符顯示器的組成和運行原理，CRT圖形顯示器，液晶顯示器的組成和運行原理，計算機終端10.3打印機設備的組成與運行原理

重點掌握針式打印機的組成及其打印過程，噴墨打印機的組成及其打印過程，激光打印機的組成及其打印過程10.4計算機的輸入設備

重點掌握計算機鍵盤的組成和運行原理，鼠標設備復習第11章輸入輸出系統11.1計算機輸入輸出系統概述

理解11.2計算機總線的功能與組成

重點掌握計算機總線概述，計算機總線構成，總線仲裁和數據傳輸控制，教學計算機的總線系統實例11.3輸入輸出接口概述

重點掌握計算機輸入輸出接口的基本功能，通用可編程接口的一般組成，串行接口實例11.4常用的輸入輸出方式概述

重點掌握常用的輸入輸出方式，中斷的概念和中斷處理過程，DMA的概念和DMA處理過程復習第12章流水線技術12.1流水線的基本概念

理解流水線簡介，流水線的表示方法，流水線的特點，流水線的分類方法12.2流水線的性能指標

理解流水線的吞吐率，流水線的加速比，流水線的效率，流水線的最佳段數12.3DLX指令集與DLX流水線

一般了解DLX指令集結構介紹，DLX的一種簡單實現，DLX流水線的實現原理12.4流水線中的相關問題

理解結構相關，數據相關，控制相關，12.5指令級并行技術

一般了解基本概念，多指令發射技術復習第13章并行計算機體系結構13.1計算機體系結構概述

理解計算機體系結構的發展，計算機體系結構的分類13.2并行計算機系統概述

一般了解并行計算機系統分類，并行性、可擴展性和可編程性，13.3并行計算機系統的設計問題

理解并行計算機系統的互聯網絡，并行計算機系統的性能問題，并行計算機系統的軟件問題13.4SIMD計算機簡介

一般了解陣列處理機，向量處理機13.5共享內存的多處理機系統

一般了解一致性內存訪問的UMA多處理機系統，非一致性內存訪問的NUMA多處理機系統13.6基于消息傳遞的多計算機系統

一般了解大規模并行處理機，工作站集群，消息傳遞軟件包邏輯加運算邏輯或用運算符號“+”表示運算規則 0+0=0 0+1=1 1+0=1 1+1=1真值表邏輯乘運算邏輯與用運算符號“·”表示運算規則： 0·0=0 0·1=0 1·0=0 1·1=1真值表：邏輯非運算將1變成0，將0變成1。表示為真值表運算法則運算法則例:寫出下列真值表的邏輯表達式

答：基本門電路門電路實現邏輯運算的數字電路輸入端和輸出端有兩種狀態分別表示邏輯1和邏輯0。MOS場效應晶體管基本的門電路符號三態門高阻狀態輸出控制功能三態門的用途直接連接到公共信號線路總線雙向連接總線邏輯門電路的分類組合邏輯電路不具備記憶功能建立在簡單邏輯門基礎上可以用真值表和邏輯表達式表示時序邏輯電路具有記憶功能電路的輸出取決于輸入狀況和電路的狀態建立在觸發器的基礎上寄存器計數器觸發器一種具有記憶功能的電路有兩個穩定的電路狀態建立在R-S鎖存器(latch)的基礎上半加器分為半加器和全加器兩種半加器有兩個輸入端和兩個輸出端半加器的邏輯表達式：全加器進位輸入Ci，進位輸出Co。邏輯表達式：寄存器（Register）由多個D觸發器構成可以存放一個完整的二進制數據通常用一個名字表示如R1、R2對寄存器內容的操作移位、計數、清除、裝入寄存器的數據傳輸并行輸入并行輸出R1

R2R2

R1R1R2編碼器編碼的信息與譯碼的信息2n個輸入信號的編碼器有n個輸出信號輸入信號中只有一個是有效的電平譯碼器n個輸入信號的譯碼器有2n個輸出信號每個輸出信號對應于n個輸入信號的一種編碼輸出信號中只有一個處于有效狀態通常還有一個輸出許可信號（EN）數據選擇器根據選擇信號從多個輸入端中選擇一個作為輸出有n個選擇信號的數據選擇器從2n個輸入數據線中選擇一個作為輸出邏輯表達式：功能表計算機的硬件結構基本概念ALU存儲器（讀、寫、訪問）容量（字、字節）字長指令程序CPU主機總線計算機系統結構概論一、概念

計算機實現Implementation器件選擇，機械、封裝、印板、機箱、電源、冷卻設計

計算機組成Organization邏輯設計

計算機系統結構Architecture外特性設計系統結構的研究范圍新型系統結構設計并行性數據流推理機神經網性能成本評價運算速度存儲容量I/O帶寬外特性指令系統數據表示尋址方式寄存器集界面設計確定硬件功能數制二進制數采用2個計數符號計數規則：逢2進一一個n位的二進制數x0x1…xn-2xn-1代表的數值為：x0*2n-1+x1*

2n-2+…+xn-2*

21+xn-1*

20

數制轉換將二進制數轉換成八進制數從小數點的位置開始每三位一組分別轉換成相應的八進制數的計數符號不足三位時補0將二進制數轉換成十六進制數四位一組進行轉換例0010101102=1268=5616數制轉換將八進制數轉換成二進制數從小數點的位置開始每一位八進制數分別轉換成三位二進制數將十六進制數轉換成二進制數十進制數轉換成二進制數整數部分采用除2取余法小數部分采用乘2取整法x02n-1+x12n-2+…+xn-221+xn-120

將1810表示成二進制數解：根據上述轉換方法的轉換過程為：189 0 (18除以2得9，余0)4 1 (9除以2得4，余1)2 0 (4除以2得2，余0)1 0 (2除以2得1，余0)0 1 (1除以2得0，余1)可得到結果為10010

將十進制數0.81轉換成二進制數解：轉換的過程是：

0.81

1.62 取1 (0.81乘以2得1.62)

1.24 取1 (0.62乘以2得1.24)

0.48 取0 (0.24乘以2得0.48)

0.96 取0 (0.48乘以2得0.96)

1.92 取1 (0.96乘以2得1.92)得結果為0.11001機器數計算機中表示的二進制數據真值一個機器數所代表的實際數值定點數定點整數定點小數定點數的編碼機器數無符號數半字、字、雙倍字、四倍字有符號數原碼、反碼、補碼、移碼1位符號位原碼表示法編碼方法符號位加數值位正數符號位為0負數符號位為1求值方法x=(-1)x0(x12n-1+…xn-12+xn)數值范圍-2n+1≤x≤2n-1原碼表示法零有兩種表示方式例設x=1010，y=-1010，求[x]原和[y]原解： [x]原=01010 [y]原=11010例設x=0.1010，y=-0.1010，求[x]原和[y]原解： [x]原=0.1010 [y]原=1.1010補碼表示法補碼編碼0010-0011=1111，表示負1符號位零的表示數據表示范圍： -2n≤x≤2n-1編碼方法一正數的補碼在其二進制代碼前加上符號位0負數的補碼是將二進制代碼前加0后按位取反，然后在最低位上加1。反碼表示法編碼方法正數的反碼與原碼相同負數的反碼是將二進制位按位取反數值范圍 -2n

+1≤x≤2n-1定點小數-1+2-n

≤x≤1-2-n零有兩個編碼：000…0和111…1反碼表示法例設x=1010，y=-1010，求[x]反和[y]反。解： [x]反=01010 [y]反=10101移碼表示法編碼方法[x]移=2n+x數值范圍-2n≤x≤2n-1符號位：1表示正號，0代表負號0有惟一的編碼保持了數據原有的大小順序定點小數沒有移碼定義移碼表示法例設x=1010，y=-1010，求[x]移和[y]移。解： [x]移=10000+1010=11010 [y]移=10000+(-1010)=100000-01010=00110二-十進制編碼直接在計算機中表示十進制數編碼的方法對每一位十進制數用四個二進制位編碼表示BCD碼(binarycodeddecimal)用4位編碼中的剩余6個代碼表示符號編碼方案8421編碼2421編碼余3碼(excess-3code)格雷碼(Graycode)非數值數據的編碼1.西文字符的編碼ASCII碼2.漢字的編碼輸入碼數字編碼、拼音碼和字形碼機內碼用于漢字信息存儲、交換、檢索等操作檢錯碼和糾錯碼能夠發現某些錯誤或具有自動糾錯能力的數據編碼在代碼中增加冗余位以使代碼具有某種特征分組碼卷積碼奇偶校驗碼奇校驗：

xk+1=x1+x2+…+xk

+1mod2偶校驗：

xk+1=x1+x2+…+xk

mod2例：偶校驗

000000000 000100011 001000101定點數的加減運算一、補碼加法根據補碼加法公式，補碼可以直接相加。[x]補+[y]補=[x+y]補 (mod2)二、補碼減法根據補碼減法公式，補碼可以直接相減。[x-y]補=[x]補-[y]補=[x]補+[-y]補(mod2)定點數的加減運算例子例

x=0.1010，y=-0.0011，用補碼的加法求x+y。解：[x]補=0.1010，[y]補=1.1101[x]補+[y]補=0.1010+1.1101=0.0111x+y=0.0111例

x=0.1001，y=-0.0011，用補碼的減法求x-y。解：[x]補=0.1001，[y]補=1.1101，[-y]補=0.0011[x]補-[y]補=[x]補+[-y]補=0.1001+0.0011=0.1100x-y=0.1100加減運算電路邏輯運算按位運算：分別考慮每一位信息按位的邏輯與、邏輯或、邏輯非例：x=10100001，y=10011011

x+y=10111011

x·y=10000001邏輯運算移位運算算術移位邏輯移位循環移位左移右移運算器中的寄存器組單端口寄存器組運算器中的寄存器組多端口寄存器組存儲器芯片分類RAMSRAMStaticrandomaccessmemoryDRAMDynamicrandomaccessmemoryROMReadonlymemory靜態存儲器芯片動態存儲器芯片存儲器的基本組織位擴展芯片的地址線數：18存儲器的結構256Kx32容量：1MBCPU的有效地址位數：20位字節地址00123456712891011256kx1256kx1……256kx1字擴展字位擴展例設有一個具有20位地址和8位字長的存儲器，問

(1)該存儲器能存儲多少字節的信息？

(2)如果存儲器由256K×1位的RAM芯片組成，需要多少片芯片？

(3)需要多少位地址作為芯片選擇？解：(1)存儲器的容量為220B=1MB(2)需要的芯片數為8×4=32片(3)4倍字擴展 需要log24=2條地址線作為芯片選擇 地址線中的18位用于作為各芯片的地址信號。例設有若干片256K×8位的SRAM芯片，采用字擴展方法構成2048KB的存儲器，問

(1)需要多少片RAM芯片？

(2)該存儲器需要多少地址位？

(3)畫出該存儲器與CPU連接的結構圖，設CPU的接口信號有地址信號、數據信號、控制信號MREQ#和R/W#。

(4)給出地址譯碼器的邏輯表達式。解：(1)需要2048K/256K=8片SRAM芯片； (2)需要21條地址線，高3位用于芯片選擇，低18位作為每個存儲器芯片的地址輸入。 (3)該存儲器與CPU連接的結構圖如下：例設有若干片256K×8位的SRAM芯片，采用字擴展方法構成2048KB的存儲器，問

(1)需要多少片RAM芯片？

(2)該存儲器需要多少地址位？

(3)畫出該存儲器與CPU連接的結構圖，設CPU的接口信號有地址信號、數據信號、控制信號MREQ#和R/W#。

(4)給出地址譯碼器的邏輯表達式。例某計算機的主存地址空間中，從地址000016到3FFF16為ROM存儲區域，從400016到5FFF16為保留地址區域，暫時不用，從600016到FFFF16為RAM地址區域。RAM的控制信號為CS#和WE#，CPU的地址線為A15~A0，數據線為8位的線路D7~D0，控制信號有讀寫控制R/W#和訪存請求MREQ#，要求：

(1)畫出地址譯碼方案

(2)如果ROM和RAM存儲器芯片都采用8K×1的芯片，試畫出存儲器與CPU的連接圖。

(3)如果ROM存儲器芯片采用8K×8的芯片，RAM存儲器芯片采用4K×8的芯片，試畫出存儲器與CPU的連接圖。

(4)如果ROM存儲器芯片采用16K×8的芯片，RAM存儲器芯片采用8K×8的芯片，試畫出存儲器與CPU的連接圖。(1)畫出地址譯碼方案解：(1)

(2)如果ROM和RAM存儲器芯片都采用8K×1的芯片，試畫出存儲器與CPU的連接圖。解：(2)8KB的存儲區域可以用8片存儲器芯片構成一組實現。8K×1的存儲器芯片的地址線需要13條，即A12~0。(3)如果ROM存儲器芯片采用8K×8的芯片，RAM存儲器芯片采用4K×8的芯片，試畫出存儲器與CPU的連接圖。

解：（3）(4)如果ROM存儲器芯片采用16K×8的芯片，RAM存儲器芯片采用8K×8的芯片，試畫出存儲器與CPU的連接圖。解：（4）例某計算機系統的主存采用32位字節地址空間和64位數據線訪問存儲器，若使用64M位的DRAM芯片組成該機所允許的最大主存空間，并采用內存條的形式，問：

(1)若每個內存條為64M×32位，共需多少內存條？

(2)每個內存條內共有多少片DRAM芯片？

(3)主存共需多少DRAM芯片？

(4)CPU如何有選擇地訪問各內存條？

解：(1)主存最大空間為232=4GB，每個內存條的容量為64×4B=256MB，主存需要的內存條數量為4GB/256MB=16條。 (2)每個芯片的容量為8MB，內存條需要的芯片數量為256MB/8MB=32片。 (3)整個主存需要的內存芯片數量是16×32=512片。 (4)由于CPU字長為64位，內存條需要進行位擴展，即2個32位的內存條構成一組64位的存儲單元組，16個內存條構成8組，為選擇這8組內存條，CPU地址中需要用最高3位地址作為產生選擇信號的地址碼。存儲器的工作周期SRAM時序讀周期：地址有效

CS有效

數據輸出

CS復位

地址撤銷寫周期：地址有效

CS有效

數據有效

CS復位（數據輸入）

地址撤銷提高存儲器工作速度的技術速度指標周期時間訪問時間吞吐率（帶寬）提高速度的技術1.芯片技術2.結構技術訪存的局部性訪存局部性時間局部性空間局部性層次化結構cache主存輔存

Cache基本概念命中、命中率、失效、失效率、塊、命中訪問時間、失效訪問時間(misspenalty)

Cache設計問題地址映象替換策略更新策略容量地址映象與變換

1.直接映象1.直接映象（續）塊地址的概念存儲容量、塊數、塊容量與地址格式中區號、塊號、塊內地址位數的關系。訪問cache1.直接映象（續）例設有一個cache的容量為2K字，每個塊為16字，求

(1)該cache可容納多少個塊？

(2)如果主存的容量是256K字，則有多少個塊？

(3)主存的地址有多少位？cache地址有多少位？

(4)在直接映像方式下，主存中的第i塊映像到cache中哪一個塊中？

(5)進行地址映像時，存儲器的地址分成哪幾段？各段分別有多少位？解：(1)cache中有2048/16=128個塊。(2)主存有256K/16=16384個塊。(3)主存容量為256K=218字，字地址有18位。 cache容量為2K=211字，字地址為11位。(4)在直接映像方式下，主存中的第i塊映像到cache中第imod128個塊中。(5)區號7位，塊號為7位，塊內字地址為4位。區號塊號塊內地址114182.全相聯映像2.全相聯映像（續）N=區內塊數，陰影區表示查找范圍全相聯映像的實現2.全相聯映像（續）3.組相聯映像n路組相聯：組內有n塊3.組相聯映像（續）N=區內塊數，陰影區表示查找范圍，根據組號在塊表中尋找組，組內相聯查找。組相聯映像的實現區號組號塊號塊內組相聯映像的實現3.組相聯映像（續）例：設有8個塊，分成2個組3.組相聯映像（續）例：設有8個塊，分成4個組替換策略及更新策略替換策略隨機法先進先出法近期最少使用法近期最久未使用法替換策略及更新策略（續）

先進先出替換策略替換策略及更新策略（續）

近期最久未使用替換策略虛擬存儲器作用分隔地址空間解決主存的容量問題程序的重定位與cache的區別替換策略實現方式虛擬存儲器分類頁式段式段頁式頁式虛擬存儲器頁、頁框架、基號、頁表、虛頁號頁式虛擬存儲器（續） 與塊表的區別：基號，表長，查找方式，裝入位 問題：頁表過長例：某計算機的頁式虛存管理中采用長度為32字的頁面。頁表內容如下表所示，求當CPU程序按下列2進制虛擬字地址訪存時產生的實際字地址。

(1)00001101

(2)10000000

(3)00101000

答：頁面長度為32字，則頁內地址5位，8位地址碼中的高3位為虛頁號，從表中查出2位實頁號，與頁內地址合并構成7位實際物理內存的地址。

(1)虛頁號為000，查得實頁號01，與頁內地址01101合并，得0101101。

(2)虛頁號為100，查得實頁號10，與頁內地址00000合并，得1000000。

(3)虛頁號為001，查得該頁未裝入內存，沒有相應的內存地址。

段式虛擬存儲器段表：段基址、段長、裝入位、訪問方式段頁式虛擬存儲器指令的格式指令格式：操作碼，地址碼一、操作碼opcode 固定長度操作碼：便于譯碼，擴展性差 可變長度操作碼：能縮短指令平均長度二、地址碼addressingcode 零地址指令，如NOP,CLR

一地址指令，如INCR1

二地址指令，如ADDR1,R2

三地址指令，如ADDR1,R2,R3尋址方式立即數2024/10/18設某臺計算機有100條指令，

(1)采用固定長度操作碼編碼，試設計其操作碼的編碼。

(2)假如這100條指令中有10條指令的使用概率達到90%，其余90條指令的使用概率為10%。試采用不等長編碼設計操作碼。

解：(1)采用固定長度操作碼編碼時，需要7位操作碼。取其中的100個代碼作為指令操作碼，可以用0000000到1100011之間的代碼代表100條指令，即 0000000 指令0的操作碼 0000001 指令1的操作碼 … 1100011 指令99的操作碼剩下從1100100到1111111共28個代碼可用于增加新指令，每條指令的操作碼的長度都是7。2024/10/18設某臺計算機有100條指令，

(1)采用固定長度操作碼編碼，試設計其操作碼的編碼。

(2)假如這100條指令中有10條指令的使用概率達到90%，其余90條指令的使用概率為10%。試采用不等長編碼設計操作碼。

(2)用4位代碼對10條常用指令進行編碼，用8位代碼對90條不常用代碼進行編碼，即 0000 指令0的操作碼 0001 指令1的操作碼 … 1000 指令8的操作碼 1001 指令9的操作碼 10100000 指令10的操作碼 10100001 指令11的操作碼 … 11111001 指令99的操作碼指令操作碼的平均長度為 4×90%+8×10%=4.4位比等長編碼的7位小。2024/10/18

數據的類型及其存儲方式

操作數的類型

整型數、單精度和雙精度浮點數、字符型數據長度：單字節、雙字節、字、雙字、四倍字

操作數的存儲方式

大數端(bigEndian)和小數端(littleEndian)CPUByte3Byte2Byte1Byte0寄存器存儲器Byte2Byte1Byte0Byte3字不對齊方式下的存儲器訪問節省空間訪存速度慢接口復雜尋址方式

1.隱含方式 如ADDA中的累加器 2.立即數方式 如INT#3 3.寄存器方式 如INCR1操作數4.直接尋址如INC1000操作數尋址方式尋址方式

5.寄存器間接 如INC(R1)

A操作數尋址方式

6.存儲器間接如INC(1000)A操作數尋址方式

7.相對尋址

如INC8(PC)操作數尋址方式

8.變址和基址尋址

如INC8(R1)

變址尋址：便于數組訪問基址尋址：可擴大尋址范圍，可實現程序浮動I操作數尋址方式

9.

復合尋址

如INC8(PC+R1)、INC(R1)(1000)例一條雙字長的指令存儲在地址為W的存儲器中。指令的地址字段位于地址為W+1處，用Y表示。在指令執行中使用的操作數存儲在地址為Z的位置。在一個變址寄存器中包含X的值。試敘述Z是怎樣根據其他地址計算得到的，假定尋址方式為 (1)直接尋址 (2)間接尋址 (3)相對尋址 (4)變址尋址尋址方式

解：(1)在直接尋址方式下，Z=Y。(2)在存儲器間接尋址方式下，Z=(Y)。(3)在相對尋址方式下，Z=W+Y+2。(4)在變址尋址方式下，Z=X+Y。尋址方式

指令格式的設計

操作碼的編碼霍夫曼編碼頻率相關編碼方法前綴碼采用霍夫曼樹擴展霍夫曼編碼法

減少操作碼長度數量擴展霍夫曼編碼確定不同的編碼長度在滿足長度數量限制的條件下，可以有多種不同長度的選擇方案，需要進行比較才能選出最佳的編碼長度選擇根據長度進行編碼編碼時將使用概率較高的指令操作碼用較短的編碼表示，使用概率較低指令的操作碼用較長的編碼表示；盡量將較多的指令操作碼采用較短的編碼，充分利用短小的編碼。操作碼的編碼例某計算機有10條指令，它們的使用頻率分別為0.30,0.20,0.16,0.09,0.08,0.07,0.04,0.03,0.02,0.01(1)用霍夫曼編碼對它們的操作碼進行編碼，并計算平均代碼長度。(2)用擴展霍夫曼編碼法對操作碼進行編碼，限兩種操作碼長度，并計算平均代碼長度。答：(1)霍夫曼樹如下：霍夫曼編碼的結果以及各編碼的長度如下所示：0.300.200.160.090.080.070.040.030.020.011101101001100110000001000010000010000002233444566平均代碼長度為(0.30+0.20)×2+(0.16+0.09)×3+(0.08+0.07+0.04)×4+0.03×5+(0.02+0.01)×6=1+0.75+0.76+0.15+0.18=2.84(2)用擴展霍夫曼編碼法對操作碼進行編碼，限兩種操作碼長度，并計算平均代碼長度。(2)采用長度為2和長度為4兩種編碼：0.300.200.160.090.080.070.040.030.020.01000110001001101010111100110111101111平均代碼長度為(0.30+0.20)×2+(1-0.30-0.20)×4=3.0地址碼的設計根據指令進行調整綜合考慮操作碼與地址碼根據地址碼數量調整操作碼的長度保證指令長度為字長或字節的整數倍指令的訪存類型堆棧型累加器型通用寄存器型寄存器-寄存器型寄存器存儲器型存儲器-存儲器型指令系統的歷史與發展

RISC與CISC早期CISC設計風格的主要特點：指令系統復雜指令數多尋址方式多指令格式多絕大多數指令需要多個時鐘周期才能執行完成各種指令都可訪問存儲器采用微程序控制有專用寄存器難以用優化編譯生成高效的目標代碼程序CISC和RISCRISC技術的主要特征

簡化的指令系統指令數較少基本尋址方式少指令格式少以寄存器－寄存器方式工作以流水方式工作可在一個時鐘周期內執行完畢使用較多的通用寄存器以減少訪存不設置或少設置專用寄存器采用由陣列邏輯實現的組合電路控制器不用或少用微程序采用優化編譯技術保證流水線暢通對寄存器分配進行優化RISC的設計思想將不是最頻繁使用的功能由軟件實現簡化硬件可使其執行得更快指令應簡單若增加一條使機器周期時間延長10%的指令，則該指令必須至少能減少10%的執行周期數固定格式的指令和流水線操作存儲器日趨價廉、高速，時空關系的權衡應少計較空間容量，而應突出指令執行速度的因素?；靖拍頒PU的基本構成控制器，運算器，寄存器，[cache]，[MMU],[外設接口]寄存器的類型指令寄存器(IR)程序計數器(PC)數據寄存器(DR)地址寄存器(AR)狀態寄存器(SR)數據通路數據總線（單總線，雙總線，多總線）專用通路（如MIPS）總線結構的CPU控制信號：IRin： IR的輸入控制IRout: IR的輸出控制PCin：PC的輸入控制PCout: PC的輸出控制PC+1: PC計數更新控制R0out：R1的輸出控制R0in： R1的輸入控制…Yin： Y的輸入控制Zin: Z的輸入控制Zout: Z的輸出控制ADD: ALU加法操作控制

硬連線控制器框圖環形脈沖發生器

微程序控制器

1.微程序和微指令基本概念：控制字，微指令，微程序，微操作，控制存儲器，微地址微程序控制方法：把指令執行所需要的所有控制信號存放在控制存儲器中，需要時從這個存儲器中讀取。微指令的構成：操作控制部分，順序控制部分微程序控制的特點：靈活性好，速度慢2.微程序控制器原理3.微指令編碼

1.微指令編碼控制字編碼 相容性和相斥性 (1)直接表示法 (2)編碼表示法 (3)混合表示法4.微地址的形成方法

計數器方式

增量方式用mPC4.微地址的形成方法

(2)斷定方式4.微地址的形成方法

(3)結合方式指令流水技術流水工作方式：將一個計算任務細分成若干個子任務，每個子任務由專門的部件處理，多個計算任務依次進行并行處理。流水周期

退耦流水線流水線的性能吞吐率單位時間內流水線能處理的任務數量最大吞吐率與實際吞吐率加速比流水方式的工作速度與等效的順序工作方式時間的比值時空圖指令的流水執行的要求1.指令長度應當盡量相同2.指令格式應當簡單3.限制訪存操作4.盡量使操作數在存儲器中對齊存儲指令流水線的相關性1.資源相關（結構相關）流水執行的多條指令同時使用同一個部件2.數據相關流水執行的多條指令訪問相同的數據RAW、WAR、WAW3.控制相關。轉移指令引起的相關險象hazard真相關反相關輸出相關名字相關指令流水線的數據相關消除數據相關影響的方法停頓編譯檢測相關專用通路解決數據相關性的方法

——流水線的停頓指令流水線的資源相關典型指令流水線的特點流水線分為IF、ID、EX、MEM、WB五個等長的時間階段轉移指令在第二個階段被識別從而可確定如何取下一條指令沒有相關專用通路一個時鐘周期內只能啟動執行一條指令一個時鐘周期內只能寫回一條指令讀操作數從指令譯碼時開始讀到為止串行傳輸波特率與比特率同步與異步單工、半雙工、全雙工例在一個串行傳輸系統中，每秒可傳輸100個數據幀，每個數據幀包含1個起始位、8個數據位和2個結束位，試求其波特率和比特率。解：在每個幀中有1個起始位、8個數據位和2個結束位，總共11位，那么波特率就是11×100=1100bps因為每個幀中的數據位為8位，所以比特率為8×100=800bps并行傳輸每個數據位都需要單獨一條傳輸線并串行的傳輸方式猝發式數據傳輸模式帶寬例在一個32位總線中，時鐘頻率為33MHz，總線數據傳輸的周期是7個時鐘周期傳輸4個字的數據塊。 (1)問總線的數據傳輸率是多少？ (2)為了提高數據傳輸率，將總線的數據線改為8個字的塊，使得總線在11個時鐘周期傳輸8個字的數據塊，問這時總線的數據傳輸率是多少？ (3)如果不改變數據塊的大小，而是將時鐘頻率加倍，問這時總線的數據傳輸率是多少？

解：1) 每個字為32位，總線在7個時鐘周期傳輸了16個字節，傳輸率為:

R=16B/7×33MHz=75.43×106 B/S(2)總線在11個時鐘周期傳輸了32個字節，傳輸率為:

R=32B/11×33MHz=96×106 B/S(3)時鐘頻率變為66MHz，傳輸率為:

R=16B/7×66MHz=150.86×106 B/S復合傳輸總線復用總線的定時1.同步方式 串行同步：信號編碼 并行同步：專用時鐘信號線 優點：時序關系簡單，實現簡單。 缺點：在設備速度不一致時按最壞情況確定，不能太長。 實例：EIDE硬盤接口2.異步方式串行異步通信：起始檢測并行異步通信：握手信號非互鎖：全互鎖：（四邊沿協議）2.異步方式(續)3.半同步方式例在一個采用100MHz時鐘的總線中，采用了塊傳輸方式以支持塊長為4個字的cache，每字的長度為4個字節。(1)對于讀操作，訪問順序是1個周期接受地址，2個周期延遲，4個周期用于傳輸4個字。問讀操作的總線數據傳輸速率是多少？(2)對于寫操作，訪問順序是1個周期接受地址，1個周期延遲，4個周期用于傳輸4個字。問寫操作的總線數據傳輸速率是多少？(3)如果總線的數據傳輸中80%為讀操作，20%為寫操作，問總線的平均數據傳輸速率是多少？解(1)讀操作時總線周期為1+2+4=7個時鐘周期，傳輸的數據為4×4=16字節，數據傳輸速率為 16×100M/7=228.57MB/s(2)寫操作時總線周期為1+1+4=6個時鐘周期，傳輸的數據為4×4=16字節，數據傳輸速率為 16×100M/6=267.67MB/s(3)總線的平均數據傳輸速率是 0.8×228.57+0.2×266.67 =182.856+53.334=236.19MB/s總線控制主模塊與從模塊總線事務請求裁決地址數據釋放總線請求和裁決1.集中式裁決 鏈式查詢總線請求和裁決1.集中式裁決計數器定時總線請求和裁決1.集中式裁決獨立請求總線接口為什么要用總線接口？總線接口的基本功能(1)控制(2)數據緩沖(3)狀態設置(4)數據轉換

并－串轉換或串－并轉換(5)整理

在數據傳輸過程中更新字計數器(6)程序中斷1.串行總線接口通用異步接收器/發送器(UART)：串行接收方式1.起始位檢測：m倍取樣2.數據位取樣：隔m個采樣周期后取樣一次，共n次3.停止位檢測：隔m個采樣周期后取樣并檢測接口結構接口結構出錯標志 1.奇偶錯誤 2.幀錯誤 3.溢出(丟失)錯誤(overrunerror)串行接口實例：EIA-232FIFO的邏輯框圖

例用異步串行傳輸方式發送十六進制數8A16，數據位為8位，奇校驗位一位，停止位一位，請畫出波形圖。

2.并行總線接口功能部件系統時鐘驅動器電壓控制模塊總線主設備總線從設備總線請求部件中斷處理部件總線仲裁器中斷部件外圍設備接口的結構接口地址并行接口的例子PCI接口

輸入輸出設備的類型和尋址

輸入輸出設備的類型1.輸出設備顯示器CRT液晶等離子體打印設備繪圖儀CRT顯示器——字符的顯示CRT顯示器——光柵掃描打印設備擊打式串行、行式點陣針式、字模式非擊打式噴墨激光熱轉印擊打式打印機——點陣針式 3.繪圖儀平臺式滾筒式2.輸入設備——鍵盤2.輸入設備——鼠標器2.輸入設備——觸摸屏電阻式觸摸屏INT0#SS#SCKMISOMOSIPENIRQ#Y+CS#X+DCLKY-DOUTX-DINMotorolaMMC2107ADS78462.輸入設備——掃描儀

輸入輸出設備的類型和尋址

輸入輸出設備的尋址統一編址法存儲器映像的外設尋址將接口中的控制寄存器、數據寄存器、狀態寄存器和內存單元一樣看待接口與存儲器采用不同的地址可以利用訪存指令進行輸入輸出操作單獨編址法兩個地址空間訪問存儲器和訪問外圍設備采用不同的指令外設的尋址地址空間存儲器地址空間I/O地址空間0M-1M+N-10M-10N-1設備0設備1設備n-1設備0設備1設備n-1統一編址法單獨編址法兩套地址線一套地址線實現輸入輸出數據傳送的方式程序控制方式程序查詢中斷直接存儲器訪問(DMA)方式通道方式程序控制方式程序查詢信號傳輸過程中斷方式一、基本概念在發生了一個外部的事件時調用相應的處理程序的過程中斷服務程序中斷服務程序與中斷時CPU正在運行的程序是相互獨立的相互不傳遞數據。中斷處理中的問題： (1)設備識別方式 (2)中斷處理程序入口地址的形成 (3)中斷裁決 (4)中斷屏蔽2.中斷響應過程簡單的中斷處理過程關中斷（屏蔽中斷）保存現場識別中斷形成服務程序入口地址執行服務程序恢復現場開中斷設備的識別——問題1CPU輪詢CPU依次發出不同設備的識別號相應的設備做出回答中斷向量由設備主動向CPU發出識別信息入口地址形成——問題2根據輪詢結果形成固定的入口地址中斷向量表根據識別號檢索入口地址通常位于內存起始處3.中斷裁決——問題3三種方式：鏈式查詢獨立請求分組鏈式3.中斷裁決——問題3三種方式：鏈式查詢獨立請求分組鏈式3.中斷裁決——問題3三種方式：鏈式查詢獨立請求分組鏈式4.中斷屏蔽——問題4多重中斷中斷服務程序也可以被中斷中斷嵌套實現方法一給CPU及中斷請求都設置優先級多級中斷響應過程關中斷保存現場識別中斷形成服務程序入口地址開中斷執行服務程序關中斷恢復現場開中斷5.中斷輸入輸出接口

直接訪存數據傳輸方式與輸入輸出通道方式

DMA方式的基本概念

目的減少大批量數據傳輸時CPU的開銷。方法采用專用部件生成訪存地址并控制訪存過程。傳輸過程：預處理數據傳輸后處理

DMA傳送方式

問題訪存沖突解決方法CPU等待DMADMA乘存儲器空閑時訪問存儲器周期挪用cyclestealingCPU與DMA交替訪問存儲器透明方式

基本的DMA控制器

DMA與CPU的連接

通道方式

通道是一個具有輸入輸出處理器控制的輸入輸出部件。通道控制器有自己的指令，即通道命令，能夠根據程序控制多個外部設備并提供了DMA共享的功能。一、通道的類型 1.選擇通道 2.數組多路通道 3.字節多路通道2.通道的功能性能指標：流量（吞吐率）字節多路通道的極限流量應大于所接外設的字節傳送速率之和其他兩種通道的極限流量應大于所接外設中字節傳送速率最大的設備通道的功能：1.接受CPU的指令2.讀取并執行通道程序3.控制數據傳送4.讀取外設的狀態信息并提供給CPU5.發出中斷請求

輸入輸出接口與總線

輸入輸出接口

人機界面開關、按鍵和穿孔紙帶

數據終端

圖形輸入輸出設備

語音輸入輸出、筆輸入、三維圖形輸出

輸入輸出總線

1.EIA-232-D25條信號線數據發送TxD數據接收RxD請求發送RTSRequesttoSend允許發送CTSCleartoSend數據終端就緒DTRDataTerminalReady數據集就緒DSRDataSetReady載波檢測CDCarryDetect流量控制數據傳輸EIA-232-D信號定義EIA-232-D接口的連接最簡連接標準并行端口(SPP)傳統的I/O接口面臨的挑戰傳輸性能比較低不能滿足多媒體信息的傳輸要求不支持即插即用不支持熱插拔每個設備接口的地址空間太小接口的成本較高每個設備需要有一條中斷請求線主機接口數量眾多使得接插件占用較大的機箱面積USB的技術優勢采用了消息分組產生中斷請求的方式外圍設備不需要占用一條中斷請求線采用4條線的串行口接口的體積很小減小主機和設備上對設備接口的物理尺寸需求接口的成本低多種傳輸功能可代替傳統的許多種總線和設備接口包括鍵盤口、鼠標口、音頻口、顯示器的視頻口、游戲口等等使得主機的接口種類和數量大大減少可消除主機背后種類繁多的數據線支持設備的熱插拔使得系統增加和拔除外圍設備時不需要關機和重新啟動系統可向設備供電3.USB總線

即插即用自動配置自動識別外圍設備連接關系4種數據傳輸方式針對配置、命令以及狀態信息的控制傳輸針對電話機和其他對時間極為敏感的事實傳輸針對操縱桿、鼠標器和鍵盤的中斷傳輸針對打印機、掃描以及數字相機的批傳輸4針的接插件2條信號線和2條電源線電源線采用5伏電壓USBUSBUSB的4種數據傳輸方式

控制傳輸針對配置、命令以及狀態信息數據進行CRC校驗及重傳機制勻時傳輸，針對音頻/視頻媒體信息流不進行錯誤檢測中斷傳輸針對操縱桿、鼠標器和鍵盤實際上采用輪詢方式實現批量（bulk）傳輸針對存儲設備、打印機、掃描儀以及數字相機對時間要求不高4.磁盤接口

5.SCSI總線特點從通道發展而來傳輸速度快靈活性好適用于各種外設設備獨立性采用高級命令系統6.PCI總線主要特點采用猝發傳輸方式速度較高64位可擴展隱含式裁決可靠性高地址、命令和數據校驗三個地址空間內存、I/O和配置自動配置用PCI總線構成的系統互連網絡結構分類拓撲結構靜態網絡一維二維多維動態網絡單級多級控制方式集中控制分布控制傳遞方式單播多播廣播鏈路類型共享鏈路專用鏈路實現方式片內網絡板內網絡機架內網絡機架間網絡互連網絡的數據通信方式電路交換串行并行單字猝發復用消息轉發尋徑算法routingalgorithms二、互連網絡的特性互連網絡特性連接性阻塞沖突規整性靜態網絡的參數度直徑帶寬總和aggregatebandwidth對分帶寬bisectionbandwidth靜態互連網絡全互連網絡fullyconnectednetwork度=N-1直徑=1鏈路數=N(N-1)/2優點：結點間通信距離短缺點：成本高，實現困難一、總線型網絡單總線結構singlebus 度=1分時使用 優點結構簡單成本低廉容易實現 缺點使用沖突一、總線型網絡多總線結構度=總線數多級總線結構分級的多總線結構二維總線結構總線的分割二、環型網絡單環網絡singleringx

(x

1)modN直徑=?度=?尋徑算法簡單，可同時傳送多個信息，吞吐率比單總線高。雙環網絡：增加吞吐率和可靠性。層次多環網絡：可靠性較高。帶弦環型網絡：以環為基本結構構成三、二維網格型網絡mesh度=4直徑=2(n-1)對分帶寬=n鏈路總數=？優點：尋址簡單，度不變缺點：流量不對稱，伸縮性差絞帶環、雙絞螺面、帶環網格和閉合螺面網格的推廣：網孔形絞帶環雙絞螺面閉合螺面四、立方體網絡二進制超立方體binaryhypercube度為n直徑k=n=log2N優點結點間的通信距離較短尋徑算法簡單缺點可擴充性差度隨N的增加而增大四、立方體網絡帶環立方體網絡Cubeconnectedcycle度=3總結點數N=n2n鏈路總數=3N/2優點度固定為3直徑較小缺點環成為瓶頸尋徑算法較復雜四、立方體網絡一般化的超立方體網絡generalizedhypercube采用混合基數制表示結點的地址每一維的基數為Mi，1≤i≤n，節點總數N=。結點的度d為各維鏈路數之和總的鏈路數為L=N*d/2直徑D=k=n四、立方體網絡超矩形網絡hyper-rectangularx’i=(xi±1)modMi每一維內環形連接度=2n直徑d=鏈路總數L=nN結點總數N=單級動態互連網絡一、網絡的互連函數互連函數端口地址的一個一到一的映射表示方法函數表示法用f(x)表示互連函數表格表示法循環表示法如(01)(23)(45)(67)圖形表示法用連線表示映射關系常見的基本互連函數：

(1)恒等置換identitypermutation

I(x)=x(0)(1)(2)(3)(4)...(N-1)常見的基本互連函數：

(2)交換置換exchangepermutationE(xn-1xn-2…x1x0)=xn-1xn-2…x1例(01)(23)(45)(67)常見的基本互連函數：

方體置換cubepermutationCk(xn-1xn-2…xk+1

xk

xk-1…x1x0)=xn-1xn-2…xk+1

xk-1…x1x0C1: (02)(13)(46)(57)C2: (04)(15)(26)(37)常見的基本互連函數：

均勻洗牌perfectshufflepermutationσ(xn-1xn-2…x1x0)

=xn-2xn-3…x1x0xn-1例： (0)(124)(365)(7)常見的基本互連函數：

逆洗牌reverseshuffleσ-1(xn-1xn-2…x1x0)=x0xn-1xn-2…x1例(0)(142)(356)(7)二、常用單級網絡單級動態網絡的一般模型循環網循環網循環網衡量動態互連網絡的因素連接特性要好能實現的互連函數要多網絡延遲要短開關設備量要少控制方法要簡單便于用集成電路實現二、常用單級網絡交叉開關crossbar非阻塞扇出：N步數：1二、常用單級網絡洗牌交換網絡Shuffle-Exchange一次洗牌，一次交換多級動態互連網絡多級動態網參數開關元件2x2,4x4,axb連接模式恒等、洗牌、蝶式控制方式級控、部分級控、單元控制Ω網絡開關元件：四功能連接模式：輸入與級間洗牌，輸出恒等控制方式：單元控制尋徑算法：目標地址開關元件直通時實現恒等置換：sss(x2x1x0)=ss(x1x0x2)=s(x0x2x1)=x2x1x0七、樹型網絡特點：雙向，單邊分類：二叉，三叉，四叉等二叉數度d=3直徑=2log2N尋徑簡單、伸縮性好無冗余通路，容錯能力差（對分帶寬=1）超樹hypertree并行計算機系統分類向量機系統流水式向量機系統陣列式向量機系統多處理機系統共享存儲器型消息傳遞型并行性的層次操作級流水數據并行指令級相關性分析指令調度循環級展開推測執行路徑調度線程級并行多線程、多核與多處理器數據緩存的一致性同步與互斥的有效性系統結構分類Flyn分類向量流水部件級流水一條指令完成大量計算對應于一個循環每個數據元素的計算與其他數據元素無關適合于深度流水訪存按一定模式一次訪問大量數據向量流水計算機向量流水計算機的例子Cray-1陣列并行計算機系統基本結構分布式存儲器集中式存儲器運行方式用一條指令同時對許多運算單元中的數據進行運算基本構成控制單元CU執行串行指令，并行指令廣播各個PE；處理單元PE以同步方式執行指令存儲器模塊互連網絡IN集中式控制，并行電路交換陣列并行指令向量運算，數據尋徑，屏蔽操作陣列并行計算機系統陣列并行計算機系統特點專用應用算法相關適合于規則數據運算不適合于條件分支程序發展緩慢的原因指令廣播瓶頸數據歸約相關性存儲器速度難以提高多處理機系統結構多處理機系統的結構分類UMAtightlycoupledSMPsymmetricalmultiprocessornonSMPNUMADSMMPPlooselycoupledUMAUniformmemoryaccess可編程性兼容性簡單的程序設計模型通信開銷小

可擴展性共享存儲器結構使得存儲器成為瓶頸

訪存速度要求每個數據都來自共享的存儲器

UMA的實現集中式存儲器問題訪存沖突網絡帶寬解決方案多體交叉本地指令存儲器本地cacheNUMADSMdistributedsharedmemory用硬件機制將分布的存儲器構成一個邏輯上統一的共享存儲器cache及其一致性問題CC-NUMAcachecoherentNUMACOMAcacheonlymemoryaccessMPPmassivelyparallelprocessors大規模并行處理機系統消息傳遞顯式數據交換程序設計較難NUMA的實現分布式存儲器本地存儲器延遲較小擴展性較好性價比高數據一致性問題編程復雜網絡處理器（IXP2400）消息傳遞型多處理機系統通過消息傳遞進行通信數據訪問遠程過程調用RPC顯式消息傳遞操作通過消息傳遞進行同步硬件簡單可伸縮性好MPP程序設計困難典型例題某計算機中各類指令的平均執行時間及相應使用頻率如下表所示： 設時鐘頻率為100MHz，問： (1)該機平均指令執行速度。 (2)如果將算術運算指令的執行速度提高一倍，平均指令執行速度為多少？ (3)在(2)的基礎上，如果乘除指令的平均周期延長一倍，則平均指令執行速度為多少？答：(1)按調和平均計算

R平均= 按算術平均計算

R平均=(1×30%+1/1.5×40%+1/2.0×20%+1/10.0×5%+1/4.0×5%)×108 =0.671666666667×108典型例題(2)按調和平均計算

R平均=1/1.7×10-8=0.5882352941176×108 按算術平均計算

R平均=(1×30%+2/1.5×40%+1/2.0×20%+1/10.0×5%+1/4.0×5%)×108=0.95×108(3)按調和平均計算

R平均=1/2.2×108=0.4545454545455×108 按算術平均計算R平均=(1×30%+2/1.5×40%+1/2.0×20%+1/20.0×5%+1/4.0×5%)×108 =0.9483×10-8典型例題寫出下列二進制數的原碼、反碼、補碼和移碼 (1)11010100 (2)0.1010000 (3)-10101100 (4)-0.0110000答：(1)[x]原=011010100 [x]反=011010100 [x]補=011010100 [x]移=111010100 (2)[x]原=0.1010000 [x]反=0.1010000 [x]補=0.1010000 [x]移無定義 (3)[x]原=110101100 [x]反=101010011 [x]補=101010100 [x]移=001010100 (4)[x]原=1.0110000 [x]反=1.1001111 [x]補=1.1010000 [x]移無定義典型例題已知下列[x]補和[y]補的值，求[x+y]補和[x-y]補 (1)[x]補=0.11011，[y]補=0.00011 (2)[x]補=0.10111，[y]補=1.00101 (3)[x]補=1.01010，[y]補=1.10001答：(1)[x+y]補=0.11110,[x-y]補=0.11000 (2)[x+y]補=1.11100,[x-y]補=1.10010(溢出) (3)[x+y]補=0.11011(溢出),[x-y]補=1.11001典型例題已知x和y的二進制值，用原碼恢復余數法計算[x/y]原。 (1)x=1010，y=0011答：(1)[x]原=01010，[y]原=00011，[-y]補=11101

結果：[x/y]原=00011典型例題用64×1位的SRAM芯片設計一個總容量為1024字節的16位存儲器，畫出邏輯圖并指出所需的所有輸入和輸出信號，要求該存儲器既能以字節方式訪問，又能以16位的字方式訪問。答:用BE1,BE0信號區分高低字節，地址A9-A7經譯碼后選片用，地址A6-A1作為芯片的地址輸入．如下圖所示：典型例題一臺計算機的主存容量為1MB，字長為32位，cac