PAGE共5頁第2頁學號姓名學號姓名密封線一、選擇題（答案可能不唯一）（10分）1.在一般的制程中，下列材料集成電阻，方塊電阻（SheetResistance）最大的是(B)A.擴散電阻B.阱電阻 C.多晶硅電阻D.鋁層連線電阻2.下列關于Latchup效應說法不正確的是（AD）A.襯底耦合噪聲是造成Latchup問題的原因之一。B.Latchup效應在電路上可以解釋為CMOS集成電路中寄生三極管構成的正反饋電路。C.Latchup效應與兩個寄生三極管的放大系數有關。D.Latchup效應與阱和襯底的摻雜濃度無關。3.耗盡型NMOS晶體管的閾值電壓（D）A．大于零 B．等于零 C．大于0.7V D．小于零4.在做集成電路的多晶硅電容設計時，要計算每個電容的容值，那么電容的面積大小是怎樣計算的？（C）A．第一層多晶硅的面積B.第二層多晶硅的面積C.二層多晶硅重疊后的面積5.下列關于DRC文件說明正確的是（AC）ADRC文件中定義了各個層之間的邏輯操作，關系操作等。BDRC的工作原理是統一的，因此一個DRC文件可以用于各種不同的DRC工具。CDRC文件是使用來指導工具對版圖進行設計規則檢查的腳本文件。二、名詞解釋：摩爾定律MOS工藝的特征尺寸(10分)摩爾（Moore）定律：MOS器件的體效應:集成電路的集成度，即芯片上晶體管的數目，每隔18個月增加一倍或每3年翻兩番。MOS工藝的特征尺寸：指該MOS工藝能夠實現的最小幾何尺寸，通常用MOS器件的最小柵長來表征該MOS工藝的特征尺寸。三、畫出MOSFET的基本結構，寫出MOSFET的基本電流方程，為什么說MOSFET是平方率器件？(10分)圖1MOS晶體管的基本結構線性區：Ids==·飽和區：Ids=·所以說MOSFET是平方率器件四、簡述MOSFET溝道長度調制效應，在電路設計中如何減小這一效應。(15分)簡化的MOS原理中，認為飽和后，電流不再增加。事實上，飽和區中，當Vds增加時，Ids仍然增加的。這是因為溝道兩端的耗盡區的寬度增加了，而反型層上的飽和電壓不變，溝道距離減小了，于是溝道中水平電場增強了，增加了電流。故器件的有效溝道長度為，L'=L式中是漏極區的耗盡區的寬度，如圖1所示。= 6.52)其中VdsVDsat是耗盡區上的電壓。如果襯底摻雜高，那么這種調制效應就減小了。圖1溝道長度調制示意圖五、計算只用第四層金屬構成的焊盤對地電容及使用第四層金屬和第三層金屬的焊盤對地的電容。假設焊盤尺寸為75um×75um,所用的電容參數如下圖所示。（10分）對只用第四層金屬的焊盤，Ctot=752×6+75×4×15=38.25fF對使用了第四層金屬和第三層金屬的焊盤Ctot=752×9+75×4×(17＋15)=62.22fF六、試述方塊電容、方塊電阻的概念；假設在版圖設計中，采用多晶硅做電阻，版圖尺寸是3微米乘6微米，如何連接能得到兩種不同阻值的電阻，且兩電阻間的差別是多少？（15分）假定L=6μmW=3μm，則R=R?*L/W=2R?假定L=3μmW=6μm，則R=R?*L/W=1/2R?相差4倍關系。七、證明下圖所示的E/ENMOS放大器的電壓增益的表達式為：，其中（W/L）1和（W/L）2分別表示M1和M2的寬長比。（10分）圖2八、1)畫出CMOS反相器的電路結構（包括襯底和N-Well端）。2)要使CMOS反相器有相同的上升、下降時間，NMOS和PMOS的尺寸要滿足什么要求（假設它們的閾值電壓絕對值相等）？3)寫出電路的SPICE語言描述（柵長取1微米，柵寬取大于1微米合適參數，NMOS模型名NM1,PMOS模型名PM1,注意NMOS與PMOS的不同驅動能力）4)畫出基本的版圖(20分)答：1)標準的CMOS反相器電路如圖所示。圖4標準的CMOS反相器2)有相同的上升、下降時間，兩個電流必須相等，即Idsn=Isdp，所以如果n=p，且有Vtn=-Vtp，則有Vi=Vdd/2，但是，n(2-3)p，所以應有Wp/Lp2.5Wn/Lnvddvdd05vxcmospvo