+?-H■iADN:CN-

?1**JStft.C-CN,O-

&土上海大學計算

機學垸

歲攵Reasorx!

authorof

document

Date2006.09.13

0Q26:O8-*0ff0a

■

數字謖輯實臉指導

琳緊鼓編

上海大學計算機工程與科學學院

實驗中心

二00六年九月

目錄

第一部分實驗準備

第一章數字邏輯實驗要求...............................................預備-1

第二章數字邏輯實驗基本知識...........................................預備-2

第三章MAX+plusH實驗操作步驟.......................................預備-5

第二部分實驗

實驗一邏輯門電路的功能與測試.......................實驗-1

（-）或門的邏輯功能測試

（二）與非門74LS00的邏輯功能測試

（三）或非門74LS02的邏輯功能測試

（四）與非門74LS20的邏輯功能測試

（五）異或門74LS86的邏輯功能測試

實驗二復合邏輯電路功能的實現測試...................實驗-6

（-）用與非門組成異或門并測試驗證其功能

（-）用與非門構成同或門并測試驗證其功能

（三）用或非門實現邏輯函數的功能并進行測試驗證

實驗三組合邏輯電路................................實驗-11

（-）邏輯電路的邏輯關系分析

（二）分析74LS00構成的組合電路，看它具備什么功能

（三）利用現有器件，實現具有以下邏輯函數功能的電路并測試驗證。

（四）用可編程邏輯電路開發環境MAX+plusII對ACEX器件編程，實現以下電路的邏

輯函數功能并測試驗證。

（五）思考題

實驗四半加器、全加器及邏輯運算實驗.................實驗-18

（-）組合邏輯電路功能測試

（二）測試用異或門（74LS86）和與非門（74LS00）組成的半加器的邏輯功能。

（三）測試全加器的邏輯功能。

（四）測試用異或、與非門組成的全加器的邏輯功能。

（五）用可編程邏輯器件的開發工具MAX+plusII進行集成全加器74LS183的功能測試

（六）思考題：用可編程邏輯器件的開發工具MAX+plusII對ACEX編程，設計實現四

位的二進制并行加法器。

（七）思考題：用可編程邏輯器件的開發工具MAX+plusII對ACEX編程，設計實現四

位二進制減法器。

實驗五編碼器、譯碼器、數據選擇器和數值比較器......實驗-25

（-）4線-2線編碼器

（二）2線一4線譯碼器功能測試

（三）譯碼器轉換

（四）數據選擇器的測試及應用

（五）兩位數值比較器功能測試

（六）思考題：用MAX+plusII驗證10線/3線優先編碼器74LS147的邏輯功能。

（七）思考題：用MAX+plusII實現將用8線/3線優先編碼器74LS148擴展為16線/4

線優先編碼器的方法。

（八）思考題：用MAX+plusH實現用四位數值比較器74LS85構造八位數值比較器的

方法。

實驗六供電控制電路、七人表決電路、血型檢測電路...實驗.34

（一）供電控制電路（設計）

（二）七人表決電路的測試（設計）

（三）血型關系檢測電路（設計）

實驗七RS觸發器的的功能測試.......................實驗-39

（-）基本RS觸發器

（二）同步RS觸發器（時鐘控制RS觸發器）

（三）用基本RS觸發器組成四位二進制數碼寄存器

（四）時鐘控制RS觸發器組成四位二進制數碼寄存器

實驗八JK、D觸發器邏輯功能及主要參數測試...........實驗一46

（-）集成J-K觸發器74LSH2邏輯功能測試。

（二）將J-K觸發器轉換成D觸發器

（三）設計將J-K觸發器轉換成T觸發器

（四）將D觸發器轉換成J-K觸發器

（五）將D觸發器轉換成T觸發器

實驗九三態輸出觸發器及鎖存器.......................實驗-52

（-）鎖存器功能及應用

實驗十異步二進制計數器實驗.........................實驗-55

（-）設計一個三位二進制異步加計數器

（-）設計一個四位二進制異步減計數器

11

實驗H■?一同步二進制計數器實驗.......................實驗-60

（-）設計4位同步二進制加計數器

（二）設計4位同步二進制減計數器

（三）構造模12計數器（以下選做一、二種方法）

（四）設計一個六十進制計數器

實驗十二移位寄存器的功能測試.......................實驗-73

（一）由D觸發器構成的單向移位寄存器。

（二）移位寄存器74LS194的邏輯功能測試

（三）設計由D觸發器組成的雙向移位寄存器

（四）用ACEX可編程邏輯器件或用74LS74實現環形計數器或扭環計數器

實驗十三計數時序電路綜合應用實驗..................實驗-83

（-）測試74LS290二、五一十進制計數器功能

（-）驗證以下電路的功能

（三）時序電路綜合應用

第三部分可編程邏輯器件開發軟件

MAX+PlusII簡介...............................MAX+plusII-1

附錄A部分芯片引腳圖

附錄BDICE-SEMII實驗箱ISP1032與EP1K10引腳對照表

附錄C《數字邏輯實驗》實驗報告格式

111

第一部分實驗準備

第一章數字邏輯實驗要求

一、實驗準備

1.每次實驗前必須做好實驗預習。預習內容包括：每次實驗的目的、內容和要求。復習

實驗原理，消化相關知識點。做到進實驗室前心中有數，不打無準備之仗。

2.按預習要求做好相關預習作業。如實驗步驟、接線圖、實驗參數、邏輯表達式等。實

驗前將預習作業交實驗指導教師檢查確認，方可動手。

3.明確實驗時間、地點，按時進入實驗室。

二、實驗制度

1.保持實驗室整潔良好的實驗環境。

2.接線前關閉電源，嚴格按照實驗要求接線。

3.接線后仔細檢查，并經指導老師復核后方可上電。

4.發生故障立即斷電，請指導老師檢查故障原因。

5.實驗中應仔細觀察，如實記錄實驗數據，不可任意修改實驗數據。

6.因違規操作發生設備、儀器損壞的，必須查明原因，逐級上報。必要時視情節輕重予

以賠償。

7.實驗結束，將儀器實驗儀器和實驗材料整理好后方可離場。

三、實驗結果和報告

1.實驗結果必須真實，經教師簽字認可。

2.每次實驗后提交實驗報告。

3.實驗報告按本實驗指導書的附錄的格式撰寫。

4.實驗報告內容包括：

■實驗目的

■實驗環境

■使用的儀器、設備及元器件規格。

■實驗原理

■實驗步驟

■實驗數據、波形、現象的記錄。

■實驗結果分析

■思考和體會

準備-1

第二章數字邏輯實驗基本知識

一、數字集成電路

集成電路（IntegratedCircuit）是相對分離元件而言的，簡稱IC。它將若干沒有封

裝的電路元件（晶體管、電阻等）不可分割地連在一起，并在電學上加以互連，以完成特

定的功能。數字集成電路是指完成數字邏輯功能的集成電路。集成電路安集成度可以分為

小規模集成電路（SSI）、中規模集成電路（MSI）、大規模集成電路（LSI）等。在數字邏

輯教學實驗中常用的是中、小規模集成電路。小規模數字集成電路主要是一些門電路，如

四2輸入與非門74LS00、六反向器等。中規模數字集成電路主要是計數器、數據選擇器等

等。綜合實驗中用到的大規模數字集成電路主要是CPLD和GAL?

二、數字集成電路分類

目前，在數字系統中使用的中、小規模集成電路主要分為兩大類：一類是用雙極型半

導體器件作為元件的雙極型集成邏輯電路；一類是用金屬-氧化物-半導體場效應管作為元

件的MOS集成電路。

常用的數字邏輯電路有：

?晶體管-晶體管邏輯電路（Transistor-TransistorLogic,簡稱TTL）,它包括：

■TTL（中速TTL或稱標準TTL）

■STTL（肖特基TTL）

■LSTTL（低功耗肖特基TTL）

■ALSTTL（先進低功耗肖特基TTL）

?射級耦合數字邏輯電路（EmitterCoupledLogic,簡稱ECL）

?MOS集成電路，它包括：

①.PMOS（P溝道型MOS集成電路）

②.NMOS（N溝道型MOS集成電路）

③.CMOS（互補型MOS集成電路），包括：

?CMOS（標準CMOS4000系列）

?HC（高速CMOS系列）

■HCT（與TTL兼容的HCMOS系列）

根據使用環境的不同，TTL系列及IICM0S系列分為54系列和74系列。如表1-1所示。

表1-1TTL及HCM0S分類

系列工作溫度范圍（C）電源電壓（TTL系列）（v）

軍品54-55~+125+4.5~+5.5(DC)

民品740~+70+4.75~+5.25(DC)

常用的集成電路有TTL、ECL、M0S三種系列，各系列的分類及特點如表L2所示。

準備-2

表1-2三種集成電路性能比較

系列型號電源電壓（V）門傳輸延遲時間（ns）門靜態功耗（mW）

54/74TTL1010

5±5%(74)

TTL54/74LSTTL7.52

5±10%(54)

54/74ALSTTL51

CE10K-5.2±10%225

ECL

CE100K-4.2~-5.50.7540

40003?1880?205X103

CMOS54/74HC2?6102.5X10'

54/74HCT2?6102.5X103

由表中可以知道，ECL電路速度快，但功耗大，抗干擾能力弱，?般用于高速且干擾

小的電路中。CMOS電路靜態功耗低，且MOS電路線路簡單、集成度高，HCMOS速度有所提

高，目前在大規模和超大規模集成電路中應用廣泛；TTL界于兩者之間，當工作頻率不高,

又要求使用方便且不易損壞時，可選用LSTTLo

三、數字電路引腳

數字IC有多種封裝形式。為了方便教學，本實驗中所用的74系列器件選用雙列直插

式。雙列直插式IC引腳數有14、16、20、24、28等若干種。從正面看，器件的一端有一

個半圓的缺口，這是正方向的標志。器件正面缺口朝上，左邊的引腳序號為1,序號按逆

時針方向遞增，缺口右邊的引腳為最后的序號。如圖。

通常左列引腳的最后一個是GND,右列引腳的最上一個引腳是Vcc?但也有例外如

74LS76是16腳的雙列直插式芯片，但它的引腳13是GND,引腳5是VCC。所以使用集成

電路做實驗時，必須參照引腳圖，找對電源和接地，正確區分引腳功能，以免因接線錯誤

造成損壞。

B

三B

三S

三S

三B

三□

三

口

準備-3

四、數字模擬綜合實驗系統

數字邏輯實驗課程采用的主要裝置是啟東計算機總廠的DICE-SEM型數字模擬綜合實

驗系統。該實驗系統包括：

■電源（+5V、+12V、-12V）

■時鐘源（1HZ、10HZ,100HZ,1KHZ、10K1IZ.100KHZ,1M1IZ）

■單脈沖及相位滯后脈沖（Pl~P2,T1~T4）

■雙列直插IC插座（IC1~IC9,包括14腳、16腳、20腳和40腳等）

■ACEX器件編程器電路板及實驗電路

?邏輯電平開關（KI~K16）

■電平信號發光二極管（口~L16）

?數碼管及驅動電路

■各種配套電路

實驗時將被測器件插入實驗箱的雙列直插式IC插座中，插座通過自鎖緊插孔對外

接線。接線時首先把插頭插進插孔，然后按順時針方向輕輕一擰就鎖緊了。拔出插頭

時，首先按逆時針方向輕輕擰一下插頭，使插頭和插座松開，然后將插頭從插孔中拔

出。不要使勁拔插頭，以免損壞插頭和連線。IC插座不提供電源和接地連接，使用者

應根據需要來設置電源和接地連線。

必須注意，電插、拔器件必須在關閉+5V電源的情況下進行，不要帶電插、拔器件。

準備4

第三章MAX+plusII實驗操作步驟

1.啟動桌面或“開始”菜單/“程序”中的MAX+plusII10.0o

2.建立“工程”

建議：先在Windows中的某個磁盤如D盤中建立存放工程文件的H錄，且路徑中不要

含有中文字符。

■在MAX+plusII10.0中選File/Project/Name進入ProjectName對話框。

?選擇存放工程文件的文件夾。

■在ProjectName中輸入工程名。

■OKo

3.建立文件（圖形文件、VHDL文件、波形文件）

,File/New進入New對話框。

■選文件類型。圖形文件選gdf；VHDL文件選txt；波形文件選scf?

■OK。進入編輯界面。

■編輯文件。（畫圖或輸入VHDL文件或建立波形）

■SaveAs保存文件。按文件類型設置相應的擴展名。保存位置是你的工程目錄。

4.選取器件（一個工程只需在第一次選一次）

,Assign/Device進入Device對話框。

■DeviceFamily中選ACEX1K。

■Device中選EP1K10TC144-1。（見本實驗箱中，設置與本實驗儀相對應的器件）

■OK。

5.編譯

■MAX+plusII/Compiler

說明①：只有當Error為0才是通過編譯。此時可能在3~5步驟間反復多次。

說明②：若建立的是波形文件接下來就是運行仿真，此處略。請見本實驗指導第三部

分。

6.鎖定（將設計圖或程序中的輸入輸出引腳與實驗相對應的器件的引腳對應

起來）

■MAX+plusII/FlooprPlanEditor

■左邊工具欄中選rr

■將上面unassignednode&pins中的引腳拖到卜面器件中的I/O引腳上進行連接，

連接好的引腳系統會用顏色標示。

準備-5

7.再編譯

■MAX+plusII/Compileto

8.連線

■在實驗箱上按6中鎖定的引腳接線。輸入的連在小開關上；輸出的連在數碼管或發

光二極管上。連接線路時不要打開實驗箱電源。

'連接引腳序號見附錄中“DICE-SEMH實驗箱ISP1032與EP1K10引腳對照表二

其中“ISP1032引腳”是實驗儀上的引腳，“EP1K10引腳”是指MAX+plusII軟件

中所選的相對應器件的引腳號。

9.打開實驗箱電源

10.配置實驗板

■MAX+plusII/Program/configer進入Programmer。

,首次配置選擇HardwareSetup對話框中HardwareType的ByteBlaster(MV)項，設

置為并行口連接。OK。

*按Programmer對話框中的configure將程序下載到實驗儀。

11.實驗

輸入：撥動小開關。小開關向上為“1”，向下為“0”，

輸出：觀察數碼管或發光二極管結果。上排發光二極管為“0”，下排為“1”。

準備-6

第二部分實驗

實驗一邏輯門電路的功能與測試

一、實驗目的

1.熟悉TTL中、小規模集成電路的外形、管腳和使用方法；

2.了解和掌握基本邏輯門電路的輸入與輸出之間的邏輯關系及使用規則;

二、實驗儀器

1.DICE-SEM型數字模擬綜合實驗箱1臺

2.器件

■74LS00四2輸入與非門2片

■74LS02四2輸入或非門1片

■74LS04六反向器1片（可選）

■74LS08四2輸入與門1片

■74LS20二4輸入與非門1片

■74LS21二4輸入與門1片（可選）

■74LS32四2輸入或門1片（可選）

■74LS86四2輸入異或門1片

三、實驗原理

實現基本邏輯運算和常用邏輯運算的單元電路通稱為邏輯門電路。如實現“與”運

算的電子電路稱為與邏輯門，簡稱與門；實現“與非”運算的電子電路稱為與非門。與

基本邏輯運算和和常見邏輯運算相對應，常用的簡單邏輯門電路有與門、或門、非門；

復合邏輯門電路有與非門、或非門、與或非門和異或門等。

根據制造工藝不同，邏輯門電路有兩大類，一類是以晶體三極管為主要元件的雙極

型邏輯門電路;。另一類是一MOS場效應管為主要元件的MOS型邏輯門電路。

根據門電路輸出端結構不同，又可分為基本輸出門電路、開路輸出門電路（0C門、

0D門）、三態門電路（TS門）。基本輸出門電路可以完成基本的邏輯功能，開路輸出門

電路不僅可以完成基本的邏輯功能，還能實現邏輯電平之間的轉換，提高負載驅動能力。

三態門電路可以完成基本的邏輯功能，在輸出的高、低兩種電平的基礎上還增加了另?

個狀態——高阻狀態，可以用于數字系統中的總線連接。

門電路通常用高電平VH表示邏輯值“1"，低電平VL表示邏輯值“0”。TTL門電路

高電平的典型值為VH=5V~3.6V,低電平的典型值為VL=0.4V?CMOS門電路高電平的值

為V『5V,低電平的值為VL=0V。可以看出只有相同類型的門電路，其電平才相匹配。

不同類型的門電路，其電平是不相匹配的。因此當某一類的門電路的輸出作為另一類型

實驗T

的門電路的輸入信號時，必須在它們之間增加一種電壓轉換電路，否則會出現錯誤的輸

出。

以下表1-1是TTL與門的輸入輸出電壓關系；表1-2是TTL與非門的輸入輸出電壓

關系

表1-1與門的輸入輸出電壓關系

輸入輸出

ABy

VLVLVL

VLVHVL

VHvLVL

VHVHVH

表-2與非門的輸入輸出電壓關系

輸入輸出

ABy

OVOV5V

OV5V5V

5VOV5V

5V5VOV

■與非門邏輯功能

二輸入端F=AB~

四輸入端F=ABCD

?或非門邏輯功能

二輸入端F=A+B

■異或門邏輯功能

尸=A6B

四、預習

1.各實驗用門電路的工作原理及相應邏輯表達式。

2.熟悉所用集成電路的引腳位置及各引腳用途。

3.預習：填寫以下邏輯功能表

ABABA+BA

實驗-2

五、實驗內容

實驗前按使用說明先檢查實驗箱電源是否正常。然后選擇實驗用的集成電路。按自己

設計的實驗接線圖連線，特別注意Vcc及地線不能接錯。本實驗箱上的接線采用自鎖緊

插頭、插孔。接線時首先把插頭插進插孔，然后按順時針方向輕輕一撥就則鎖緊了。拔

出插頭時，首先按逆時針方向輕輕擰嚇插頭，使插頭和插座松開，然后將插頭從插孔

中拔出。不要使勁拔插頭，以免損壞插頭和連線。

線接好后經實驗指導教師檢查無誤方可通電實驗。實驗中改動接線須先斷開電源，接

好線后再通電實驗。

必須注意，電插、拔器件必須在關閉+5V電源的情況下進行，不要帶電插、拔器件。

（-）或門的邏輯功能測試

對四2輸入或門74LS32進行邏輯功能測試。

參考附錄中74LS32芯片的引腳號。將引腳1、2（A、B）分別連接到任意一個小開關

插孔；引腳3（F）連接到任意一個發光二極管電平指示燈插孔；引腳7連接接地插孔；

引腳14連接+5V電源插孔。

撥動開關（開關撥向下方為0,撥向上方為1）組合A、B的值，觀察F（上方的發光

二極管指示0,下方的發光二極管指示1）的結果。

測試結果填入表l-3o

表1-3或門的邏輯功能

ABF

（-）與非門74LS00的邏輯功能測試

對四2輸入與非門74LS00進行邏輯功能測試。

參考附錄中74LS00芯片的引腳號。將引腳1、2（A、B）分別連接到任意一個小開關

插孔；引腳3（F）連接到任意一個發光二極管電平指示燈插孔；引腳7連接接地插孔；

引腳14連接+5V電源插孔。

撥動開關（開關撥向下方為0,撥向上方為1）組合A、B的值，觀察F（上方的發光

二極管指示0,下方的發光二極管指示1）的結果。

測試結果填入表1-4?

實驗-3

表1一4與非門的邏輯功能

ABF

（三）或非門74LS02的邏輯功能測試

參照附錄中74LS02芯片的引腳號，接線。按表1-4設置A、B,驗證輸出。測試結果

填入表-5。

表1-5

ABF

00

01

10

11

（四）與非門74LS20的邏輯功能測試

選用四輸入雙與非門74LS20?只，參照附錄中74LS20芯片的引腳號，插入實驗板,

將電平開關按表『6置位，分別測輸出端邏輯狀態。填在表中。

表1-6

輸入輸出

1234Y

HHHH

LHHH

LLHH

LLLH

LLLL

（五）異或門74LS86的邏輯功能測試

①選四2輸入異或門電路74LS86,參照附錄中74LS86芯片的引腳號，按圖1T方

式接線。輸入端1、2、4、5接電平開關，輸出端A、B、Y接電平顯示發光二極管。

實驗-4

圖1-1

②電平開關按表1-7設置，將結果填入表中。

表1-7

輸出

輸入

ABY

LLLL

HLLL

HHLL

HHHL

HHHH

LHLH

六、實驗報告要求

1,整理實驗數據，分析實驗結果。

2.討論與非門的輸入與輸出電平的關系。

3.組合電路的分析方法。

實驗一結果和體會日期評閱

實驗-5

實驗二復合邏輯電路功能的實現測試

一、實驗目的

1.了解和掌握復合邏輯電路的輸入與輸出之間的邏輯關系及使用規則。

2,掌握用基本邏輯門電路構造復合邏輯門電路的原理和基本方式。

3.學習使用可編程邏輯器件的開發工具MAX+plusIL

二、實驗儀器

1.DICE-SEM型數字模擬綜合實驗箱1臺

2.器件

-74LS00四2輸入與非門2片

?74LS02四2輸入或非門1片

■74LS04六反向器1片

■74LS20二4輸入與非門1片

-74LS86四2輸入異或門1片

三、實驗原理

從理論上講，由與、或、非三種簡單邏輯門電路可以實現各種邏輯功能。最常用的復

合邏輯門電路有與非門、或非門、與或非門、異或門等都是由簡單邏輯門組合而成的電路。

四、預習

1.各實驗用門電路的工作原理及相應邏輯表達式。

2,熟悉所用集成電路的引腳位置及各引腳用途。

3,預習：填寫以下復合邏輯功能表

ABABA+BA?BA0B

4.預習：實驗內容(一)、(-)中用與非門等基本電路組成同或門、異或門和其他電路的

邏輯表達式以及電路圖。

實驗-6

邏輯表達式

Y=A0B

Y=A&B

Y=AB+C

五、實驗內容

-)用與非門組成異或門并測試驗證其功能

2-用一片二輸入端四與非門組成異或門Y=A?)B的功能，畫出電路圖，測試并填表

1①O

②將異或門表達式轉化為與非門表達式。

③畫出邏輯電路圖。

測試并填表2-1

Y=A?B電路圖

表2-1

輸入輸出

ABY

LL

LH

HL

HH

實驗-7

(-)用與非門構成同或門并測試驗證其功能

用一片二輸入端四與非門74LS00組成同或門Y=AG)B的功能，畫出電路圖，測試并

填表

2-2①o

②將同或門表達式轉化為與非表達式。

③畫出邏輯電路圖。

測試并填表2-2。

Y=AOB電路圖

表2-2

輸入輸出

ABY

LL

LH

HL

HH

(三)用或非門實現邏輯函數的功能并進行測試驗證

用一片四2輸入端或非門74LS02及一片六反向器74LS04實現邏輯函數

F(A,B,C,D)=CD+~AC1)+ABD+AC~D

的功能，畫出電路圖，測試并填表2-3。

①將函數表達式轉化為或非表達式。

②畫出邏輯電路圖。

③測試并填表2-表

實驗-8

電路圖

表2-3

輸入輸出

ABCDF

六、實驗報告要求

1.整理實驗數據，分析實驗結果。

2.用門電路實現邏輯函數的方法。

實驗-9

實驗二結果和體會日期評閱

實驗TO

實驗三組合邏輯電路

一、實驗目的

1.掌握用基本電路實現邏輯函數的原理；

2,熟悉組合電路的分析方法，測試組合邏輯電路的功能；

3.掌握TTL非門、與非門、或非門構成邏輯電路的基本方式;

二、實驗儀器

1.DICE-SEM型數字模擬綜合實驗箱1臺

2.PC機1臺

(Windows2000以上操作系統、安裝MAX+plusII10.0軟件，并行口下載電纜等。)

3.器件

-74LS00四2輸入與非門2片

■74LS02四2輸入或非門1片

-74LS04六反向器1片

-74LS20二4輸入與非門1片

-74LS86四2輸入異或門1片

三、實驗原理

組合電路的功能特點是任何時刻，電路的輸出僅取決于該時刻的輸入，而與電路的過

去狀態無關。電路結構上的特點是電路僅由門電路構成，且電路的輸出至輸入沒有反饋，

不具有記憶功能。

分析組合電路的目的是確定已知電路的邏輯功能。分析過程包括根據給出的組合電路

圖，從輸入端開始逐級推導出邏輯函數表達式；根據化簡后的函數表達式列出真值表；根

據真值表概括出其邏輯功能。

組合邏輯電路的設計是按實際問題的描述抽象出其邏輯功能，最終給出實現邏輯功能

的最簡單的邏輯電路圖。設計方式包括用小規模集成電路(SSI)＞中規模集成電路(MSI)

和專用集成電路(ASIC)來實現。設計過程包括將實際的文字描述轉換為真值表描述；山真

值表列出輸出函數表達式；化簡或作出相應變換；根據表達畫出邏輯圖。

實驗T1

四、預習

1.分析圖3-1所示電路，寫出它的邏輯表達式。

2.分析圖3-2所示電路，寫出它的邏輯表達式。

3.寫出實驗內容（三）的最小項表達式。

4.用可編程邏輯器件開發環境MAX+plusII開發組合電路的步驟和基本方法。

五、實驗內容

（-）邏輯電路的邏輯關系分析

①寫出圖3-1所示電路的邏輯表達式.

②用兩片四2輸入與非門74LS00按圖3-1接線；

③測試，將輸入輸出邏輯關系填入表3-1中；

④看與你預習時所寫的表達式是否相同，若不同找出原因。

邏輯表達式

實驗T2

表3-1

輸入輸出

ABY

LL

LH

HL

HH

（二）分析74LS00構成的組合電路，看它具備什么功能

①選用二輸入雙與非門74LS00兩片，參照附錄中74LS00芯片的引腳號，插入實驗板,

按圖3-2接線。

②將輸入輸出邏輯關系分別填入表3-2中；

③寫出邏輯表達式。看與你預習時所寫的表達式是否相同，若不同找出原因。

實驗T3

(三)利用現有器件，實現具有以下邏輯函數功能的電路并測試驗證。

F(A,B,C)=AB+C

①將表達式轉化為用與非門等組成的最小項表達式的形式。

最小項表達式

②畫出邏輯電路圖

③測試并填表3-3

Y=AB+C電路圖

表3-3

輸入輸出

ABCY

實驗T4

（四）用可編程邏輯電路開發環境MAX+plusII對ACEX器件編程，實現以下

電路的邏輯函數功能并測試驗證。

圖3-3

①在MAX+plusII中，對ACEX可編程邏輯器件編程。選擇nand2（2輸入與非門）

符號、nand3（3輸入與非門）符號以及not（非門）符號,建立圖3-3原理圖與gdf）。

其中A、B、C用input（輸入端）符號，Y用output（輸出端）符號。

②建立波形文件Cscf）。對?A、B、C用不同的時鐘頻率（如1倍、2倍、4倍）,

組合成不同的輸入。

（3）執行仿真后，觀察產生的Y的結果波形。在下面圖中記錄波形。

仿真波形

④

⑤建立平面布線圖，設計布線。

⑥連接電路。注意：平面布線圖與實驗箱的引腳號碼的對應關系見附錄？？。

⑦打開電源。

⑧生成下載文件，下載到ACEX器件。

測試結果并記錄到表3-4中。

實驗T5

表3-4

輸入輸出

ABCY

（五）思考題

已知某組合邏輯具有的輸入端A、B、C和輸出信號Y的波形圖如下所示。試用最少

的與非門設計此組合邏輯電路，并接線驗證。

A_____

B

C

Y

思考題實現方法

實驗T6

結果和體會

六、實驗報告要求

1.整理實驗數據，分析實驗結果。

2.組合電路的分析方法。

3.討論實現思考題所要求的邏輯電路的方法，給出驗證結果。

實驗三結果和體會日期評閱

實驗T7

實驗四半加器、全加器及邏輯運算實驗

一、實驗目的

1.掌握組合邏輯電路的功能測試。

2.學會二進制數的運算規律。

3.掌握構造半加器和全加器的邏輯功能。

4.學習使用可編程邏輯器件的開發工具MAX+plusII設計電路。

二、實驗儀器

1.DICE-SEM型數字模擬綜合實驗箱1臺

2.PC機1臺

（Windows2000以上操作系統、安裝MAX+plusII10.0軟件，并行口下載電纜等。）

3.器件

-74LS00四2輸入與非門2片

■74LS04六反向器1片

'74LS86四2輸入異或門1片

三、實驗原理

半加器是對兩個一位二進制數進行相加，產生“和”與“進位”。根據半加器的邏輯

表達式可知，半加器的“和"Y是A、B的異或，而“進位”Z是A、B相與。故半加器

可用一個集成異或門和二個與非門組成。

全加器將兩個一位二進制數及來自低位的進位Ci-1進行相加，產生“和”與“進位

Ci”。構成全加器的方法有多種：可用異或門和與非門等門電路組成（見教材）、可用若干

與門組成也可用半加器和或門組成。

加法器是數字系統中的基本邏輯器件。例如：為了節省資源，減法器和硬

件乘法器都可由加法器來構成。但寬位加法器的設計是很耗費資源的，因此在

實際的設計和相關系統的開發中需要注意資源的利用率和進位速度等兩方面的

問題。多位加法器的構成有兩種方式：并行進位和串行進位方式。并行進位加

法器設有并行進位產生邏輯，運算速度快；串行進位方式是將全加器級聯構成

多位加法器。通常，并行加法器比串行級聯加法器占用更多的資源，并且隨著

位數的增加，相同位數的并行加法器比串行加法器的資源占用差距也會越來越

大。

四、預習要求

1.預習用與非門和異或門構成的半加器、全加器的工作原理（可參照教材）。

2.預習多位加法器的構成和實現方法。

3.準備實驗內容（三）和（四）的邏輯表達式和參數。

4.用可編程邏輯器件開發環境MAX+plusH開發組合電路的步驟和基本方法。

實驗T8

五、實驗內容

(-)組合邏輯電路功能測試

①.用2片74LS00組成圖4-1所示邏緝電路。為便于接線和檢查，在圖中注明了芯

片編號及各引腳對應的編號。其中Gl、G2、G3、G4用1片74LS00,G5、G6、

G7用1片74LS00?

注：也可以用可編程邏輯電路開發環境MAX+plusII對ACEX器件編程，實現以

下電路的邏輯函數功能并測試驗證。

②.圖中A、B、C接電平開關，Yl、Y2接發光二極管電平顯示。

(3).按表4-1要求，改變A、B、C的狀態填表，并寫出Yl,Y2邏輯表達式。

(4).將運算結果與實驗比較。

表4-1

輸入輸出

ABCY1Y2

000

001

010

011

100

101

110

111

實驗T9

邏輯表達式

Y1

Y2

（二）測試用異或門和與非門（74LS00）組成的半加器的邏輯功能。

根據半加器的邏輯表達式可