數字電路基礎第一節數制與碼制第二節邏輯代數基礎第三節邏輯代數的公式和規則第四節邏輯函數的化簡第五節數字集成電路數字電子技術是一門發展迅速、應用性很強的學科，其主要任務是處理各種數字信號，廣泛應用于生產、國防及日常生活等各個領域之中。與模擬電路系統相比，數字電路處理的是離散的數字信號，相對于連續的模擬信號，數字信號具有更高的精確性和可靠性。目前，數字電子系統正在取代許許多多的模擬電子系統。隨著電路集成技術的發展，數字電路經歷了小規模、中規模、大規模和超大規模的發展歷程。數字系統的體積及成本迅速降低，而功能和可靠性急速提升，隨著信息化、智能化時代的到來，數字電子技術成為各專業極為重要的技術基礎課。數字電路需要處理的各種數字信號是以0和1兩個數值組成的數碼形式給出的。多位數碼中每一位的構成方法及從低位到高位的進位規則稱為數制;不同的事物及其狀態也可以通過數碼進行標示，即代碼。在編寫代碼時所遵循的規則，稱為碼制。因此，數制和碼制是學習、分析數字電路的基礎。教學內容：(1)數制、碼制及數制的轉換。(2)邏輯代數基礎。(3)邏輯代數的公式、法則及公式化簡。(4)數字集成電路。學習目標：(1)理解數字信號與模擬信號，數字電路與模擬電路的含義與區別。(2)了解數字電路的發展和分類。(3)掌握數制的含義及常用數制之間的轉換。(4)理解常用編碼，掌握數制與編碼、不同碼制之間的轉換。(5)理解門電路的工作原理。

第一節數制與碼制1.1數字電路概述1.數字電路的發展數字電路的發展與模擬電路一樣經歷了由電子管、半導體分立器件到集成電路等的幾個時代，但其發展比模擬電路發展得更快。從20世紀60年代開始，數字集成器件以雙極型工藝制成了小規模邏輯器件。隨后發展到中規模邏輯器件;20世紀70年代末，微處理器的出現，使數字集成電路的性能發生了質的飛躍。TTL邏輯門電路問世較早，其工藝經過不斷改進，至今仍為主要的基本邏輯器件之一。隨著CMOS工藝的發展，TTL的主導地位動搖，有被CMOS器件所取代的趨勢。近年來，可編程邏輯器件PLD，特別是現場可編程門陣列FPGA的飛速進步，使數字電子技術開創了新局面，不僅規模大，而且將硬件與軟件相結合，使器件的功能更加完善，使用更靈活。隨著數字技術的迅猛發展，在半導體工藝、平版印刷、金屬化和封裝等技術進步的支持下，比以往更快、更復雜的數字電路正在成為現實。2.數字電路的特點模擬電路傳輸和處理的信號是指在時間和幅值上均為連續的信號，即模擬信號；數字電路處理的信號則是在時間和幅值上均為離散的信號，即數字信號，如圖5.1所示。數字電路的工作信號是由0和1組成的二進制數字信號，在時間上和數值上是離散的(不連續)，反映在電路上就是低電平和高電平兩種狀態(即0和1兩個邏輯值)，即數字電路中的各種半導體器件均工作在開關狀態。與模擬電路相比，數字電路的特點表現為：(1)高度集成。由于數字電路處理的信號采用二進制，凡是具有兩個不同穩定狀態的器件均可看作為數字器件，用來表示二進制的0和1。例如，開關的閉合和斷開，燈泡的亮與滅，二極管和三極管的飽和與截止等。因此數字電路對元件精度要求不高，只要能可靠地區分兩種截然不同的工作狀態即可，電路結構簡單，非常有利于電路的高度集成。(2)高抗干擾性。模擬電路傳送的信號是連續的，也就是信號的質量跟波形有關，而信號在傳送的過程中會受很多因素的影響，如電磁波，閃電，溫度等都會使信號被嚴重干擾，使得我們得到的信號已經發生了改變。而數字信號不存在這個問題，只有0/1，其具有高抗干擾能力。(3)通用性強。采用標準的邏輯部件和可編程邏輯器件來構成各種數字電子系統，設計方便，使用靈活。(4)便于存儲。數字信號便于大量長期存儲，使用方便。(5)邏輯運算。數字電路不僅能完成數值運算，還可以進行邏輯運算和判斷，在控制系統中這是不可缺少的。因此數字電路又可稱作數字邏輯電路。3.數字電路的分類1)按集成電路規模分類數字集成電路的規模可以按照集成度分類。所謂集成度，是指單塊芯片上所容納的元件數目，集成度越高，所容納的元件數目越多。根據集成度的不同，數字電路分為SSI、MSI、LSI、VLSI、ULSI、GSI等，如表5.1所示。2)按所用器件制作工藝分類按所用器件制作工藝的不同，數字電路可分為雙極型(TTL型)和單極型(MOS型)兩類。3)按照電路的結構和工作原理分類按照電路的結構和工作原理的不同，數字電路可分為組合邏輯電路和時序邏輯電路兩類。組合邏輯電路沒有記憶功能，其輸出信號只與當時的輸入信號有關，而與電路以前的狀態無關。時序邏輯電路具有記憶功能，其輸出信號不僅和當時的輸入信號有關，而且與電路以前的狀態有關。5.1.2數制及其相互轉換數制也稱計數制，是用一組固定的符號和統一的規則來表示數值的方法。人們通常采用的數制有十進制、二進制、八進制和十六進制。1.數制1)十進制十進制是人們最為熟悉的計數進位制，包含0、1、2、3、4、5、6、7、8、9這十個數字符號，逢十進一，基數是10。十進制采用的是位置計數法，不同的位置有不同的權重，低位數和相鄰高位數之間的關系是逢十進一，所以稱為十進制。2)二進制在數字系統中應用最廣泛的是二進制，藉此可以用來表示數字電路中元器件的兩種通常工作狀態，即電位的高低、脈沖的有無、二極管及三極管的導通與截止等。在二進制中，每一位僅可能有0和1兩個數碼，基數是2，低位數與相鄰高位數的關系是逢二進一。根據式(5.2)，任意一個二進制數均可展開為其中，ki的取值只能有0和1兩種。二進制適用于數字電路中，但是對于數值較大的數其缺點非常明顯，就是二進制數位數較多，造成讀寫不便。為了方便地表示一個很長的二進制數，八進制和十六進制同樣廣泛應用于數字電路中。3)八進制在八進制數中，每一位可能有0~7八個數碼，基數是8，低位數與相鄰高位數的關系是逢八進一。根據式(5.2)，任意一個八進制數均可展開為其中，ki的取值可能是0~7八個數碼中的任意一個。4)十六進制在十六進制數中，每一位可能有0~9、A、B、C、D、E、F十六個數碼，基數是16，低位數與相鄰高位數的關系是逢十六進一。根據式(5.2)，任意一個十六進制數均可展開為其中，ki的取值可能為0~9、A、B、C、D、E、F十六個數碼中的任意一個。2.數制轉換1)十進制數與非十進制數間的轉換十進制數整數轉換為二進制數采用除基數取余數法，假設一個十進制數為D10，它所對應的二進制數可展開為(2)十進制數轉換為十六進制數和八進制數。十進制數轉換為十六進制數，與十進制數轉換為二進制數用同樣的方法，將十進制數的整數部分與小數部分分別進行轉換，整數部分采用基數連除法，小數部分采用基數連乘法，只是基數變成了16。2)二進制數、八進制數和十六進制數轉換為十進制數二進制數、八進制數和十六進制數轉換為十進制數的方法是相同的，在轉換時按照式(5.2)展開，然后將各項的數值按十進制相加，就可得到對應的十進制數。3)非十進制數間的轉換(1)二進制數和八進制數、十六進制數的轉換。將二進制數轉換為八進制數，只需將3位二進制數分成一組即可，將二進制數由小數點開始，整數部分向左，小數部分向右，每3位分成一組，不夠3位補零，則每組二進制數便是一位八進制數。(2)八進制數、十六進制數和二進制數的轉換。將八進制數轉換為二進制，只需按原來的順序將每一位八進制數用對應的3位二進制數代替即可;將十六進制數轉換為二進制，只需按原來的順序將每一位十六進制數用對應的4位二進制數代替即可。5.1.3碼制所謂碼制，是指使用二進制數碼表示數字或符號的編碼方法。由于十進制數碼無法在數字電路中運行，需要將其轉換成二進制數碼，用二進制數碼表示十進制碼的編碼方法稱為二—十進制碼，即BCD碼。

第二節邏輯代數基礎邏輯代數是由英國數學家GeorgeBoole在19世紀創立的，現在已成為分析和設計數字電路的基本工具，因此，數字電路也稱為數字邏輯電路或邏輯電路。數字電路研究的是電路的輸入輸出信號之間的邏輯關系，當它們滿足一定的邏輯關系時，電路才會開通。此時電路就像一個門，所以這種滿足輸入輸出之間邏輯關系的數字電路被稱為邏輯門電路。最基本的門電路有與、或、非門電路，可以由分立元件二極管、三極管組成，也可以是集成電路。數字電路中的邏輯關系通常是以高、低電平來實現的。高電平采用1來表示，低電平采用0來表示，這種方法稱之為正邏輯。反之，則稱為負邏輯。本書中，如沒有特殊說明，都采用正邏輯進行討論。當0和1表示兩個邏輯狀態時，使用其進行某種因果關系的運算稱為邏輯運算。2.1邏輯代數中的基本運算1.三種基本邏輯運算邏輯代數分析和處理的是邏輯關系。邏輯關系是指某事物的原因或條件與結果之間的因果關系。邏輯代數中只有與、或、非三種基本運算。1)與運算與運算：只有當決定一件事件的條件全部具備時，該事件才會發生，我們把這種邏輯關系稱為與邏輯，如圖5.2所示。(1)邏輯真值表：是用列表的方式描述邏輯功能的方法。圖5.2(b)、(c)所示分別為與邏輯功能表和真值表，用邏輯值0和1分別表示不同的邏輯狀態，0表示開關不閉合或燈不亮，1表示開關閉合或燈亮。(2)邏輯表達式：是描述輸入量與輸出量之間邏輯關系的表達式，與邏輯表達式為L=A·B(5.7)推廣到多變量，其表達式為L=A·B·C…(3)邏輯符號：數字電路可以用邏輯符號來連接和表示。圖5.2(d)所示為與門的邏輯符號。(4)與運算規則：輸入有0，輸出為0；輸入全1，輸出為1(有0出0，全1出1)。圖5.3所示為用二極管組成的與門電路，當輸入A、B端同時為低電平時，理論上兩個二極管同時導通，輸出F為低電平;當輸入A、B端中出現一個低電平時，其中一個二極管導通，輸出F就會被鉗制在低電平上;只有當輸入A、B兩端同時為高電平時，輸出F才會為高電平。該電路的邏輯關系正是圖5.2(c)所列的與邏輯關系。2)或運算或運算：決定一件事件的幾個條件中，只要有一個或一個以上的條件具備，該事件就會發生。這種因果關系被稱為或邏輯，如圖5.4所示。或邏輯功能表和真值表如圖5.4(b)、(c)所示，用邏輯表達式可寫為L=A+B(5.8)推廣到多變量，其表達式為L=A+B+C+…圖5.4(d)所示為或門的邏輯符號。或運算規則：輸入有1，輸出為1;輸入全0，輸出為0(有1出1，全0出0)。圖5.5所示為用二極管組成的或門電路，當輸入A、B端同時為高電平時，理論上兩個二極管同時導通，輸出F為高電平;當輸入A、B端中出現一個高電平時，其中一個二極管導通，輸出F就會被鉗制在高電平上;只有當輸入A、B兩端同時為低電平時，輸出F才會為低電平。該電路的邏輯關系正是圖5.4(c)所列的或邏輯關系。3)非運算非運算：某一事件發生與否，僅僅取決于一個條件的否定，即該條件具備時事件不發生，條件不具備時事件才發生，如圖5.6所示。非邏輯功能表和真值表如圖5.6(b)、(c)所示，用邏輯表達式可寫為圖5.6(d)所示為非門的邏輯符號。或運算規則：輸入為1，輸出為0;輸入為0，輸出為1。圖5.7所示為三極管非門電路，其只有一個輸入端，當電路設計合理時，若輸入A為高電平，三極管飽和，使得UCE≈0，其集電極輸出端電壓為低電平;若輸入A為低電平，三極管截止，輸出端電壓為高電平。該電路的邏輯關系正是圖5.6(c)所列的非邏輯關系。2.復合邏輯運算在數字電路中除了與、或、非這三種基本邏輯運算之外，常用到的還有由這三種基本運算組合的復合運算，如與非、或非、與或非、同或和異或等。1)與非運算與運算后再進行非運算，即與和非運算的復合運算稱為與非運算。與非門具有兩個或兩個以上的輸入端和一個輸出端。2輸入端與非門邏輯符號如圖5.8(a)、(b)所示。圖5.8(c)為與非門真值表，從表中可以看出，A、B全為1時輸出才為0，總結為：有0必1，全1才0。與非運算的邏輯表達式為2)或非運算或運算后再進行非運算，即或運算和非運算組成的復合運算稱為或非運算。或非門具有兩個或兩個以上的輸入端和一個輸出端。2輸入端或非門邏輯符號如圖5.9(a)、(b)所示。圖5.9(c)為或非門真值表，從表中可以看出A、B全為1時輸出才為0，總結為：有1必0，全0才1。或非運算的邏輯表達式為3)與或非運算將與門、或門按圖5.10(a)連接，則構成了與或非邏輯運算，其邏輯符號如圖5.10(b)所示。與或非運算的邏輯表達式為4)異或運算當兩個輸入變量取值不同時，輸出為1;當兩個輸入變量取值相同時，輸出為0，這種邏輯關系稱為異或，其邏輯符號和真值表如圖5.11所示。異或運算的邏輯表達式可以寫為能夠實現異或邏輯運算的邏輯電路稱為異或門，在實際應用中使用最多的是2輸入變量的異或門。多輸入變量的異或運算都是由2輸入變量的異或門導出的，其運算規律可以寫為：奇數個1輸入，異或運算輸出1；否則輸出0。5)同或運算異或運算后進行取非運算，則稱為同或運算。2輸入變量的同或運算邏輯關系是：當兩個輸入變量取值相同時，輸出為1;當兩個輸入變量取值不同時，輸出為0。同或運算的邏輯表達式可以寫為能夠實現同或邏輯運算的邏輯電路稱為同或門，其邏輯符號和真值表如圖5.12所示。由于同或運算與異或運算存在邏輯非的邏輯關系，所以有2.2邏輯函數及其表示方法1.邏輯函數在邏輯代數中，通常使用A、B、C等表示變量，稱為邏輯變量，其取值只能有0和1兩種可能，這里的0和1并不表示數值大小，而是對應兩種不同的邏輯狀態。例如，用0和1表示一盞燈的滅與亮、一個開關的斷與開、一個事件的非與是等。從前面討論的各種邏輯關系可以看出，當輸入變量A、B、C的取值確定后，輸出邏輯變量L的值就唯一地被確定了，則L稱為A、B、C的邏輯函數，寫為L=f(A，B，C，…)邏輯函數用來表示任一具體事務的因果關系，其表示方法有：真值表、邏輯函數表達式、邏輯圖和卡諾圖。2.真值表真值表也叫邏輯狀態表，是用輸入、輸出變量的邏輯狀態(“1”或“0”)以表格形式來表示邏輯函數的。輸入變量有各種組合：兩變量有四種;三變量有八種;四變量有十六種。如果有n個輸入變量，則有2n種組合。將全部的輸入變量組合及其對應的邏輯函數值一起列出來，就可以得到邏輯函數的真值表。例如，一個控制樓梯照明燈的電路如圖5.13(a)所示，分別在樓上和樓下有兩個開關A、B，使得照明燈在樓上和樓下都可以單獨控制開關燈。設燈為L，L為1表示燈亮，為0表示等滅;對于開關A、B，1表示開關上撥，0表示下撥。該控制樓梯照明電路的邏輯函數可以用真值表來表示，見圖5.13(b)。通常情況下，輸入變量的取值按二進制數遞增的順序排列，這樣既不會遺漏也不會重復。3.邏輯表達式按照對應的邏輯關系，由邏輯變量和與、或、非三種運算符連接起來所構成的式子，稱為邏輯表達式。在邏輯表達式中，等式右邊的字母A、B、C、D等稱為輸入邏輯變量，等式左邊的字母Y稱為輸出邏輯變量，字母上面沒有非運算符的叫做原變量，有非運算符的叫做反變量。由圖5.13(b)的真值表可以看出，輸入變量的不同組合對應輸出變量的唯一狀態，如將對應每一個輸出變量為1的輸入變量組合，將輸入變量取值為1的用原變量表示，輸入變量為0的用反變量表示，則可以寫成一個乘積項，再將這些乘積項相加可得一個邏輯函數表達式。根據圖5.13(b)的真值表，可以將圖5.13(a)所示的樓梯控制照明電路中表示燈亮的邏輯函數表達式寫為4.邏輯圖用對應的邏輯符號將邏輯關系表示出來，就可以畫出邏輯圖。如圖5.13(a)所示電路，依其表示燈亮的邏輯表達式，可以畫出如圖5.13(c)所示的邏輯圖。

第三節邏輯代數的公式和規則

3.1邏輯代數的基本定律邏輯代數的基本定律如表5.4所示。3.2邏輯代數的三個重要準則1.代入規則在任何一個邏輯等式中，如果將等式兩邊的某一變量A都用一個邏輯函數F代替，則等式仍然成立。這個規則稱為代入規則。2.反演準則設F是一個邏輯函數表達式，如果將F中所有“·”變為“+”，所有“+”變為“·”；所有0變為1，1變為0;所有原變量變為反變量，反變量變為原變量，則所得到的新的邏輯函數的表達式為F。這就是反演準則。3.對偶準則設F是一個邏輯函數表達式，如果將F中所有“·”變為“+”，所有“+”變為“·”；所有0變為1，1變為0，則所得到的新的邏輯函數的表達式就是F的對偶式，記作F'。所謂對偶準則，是指當某個邏輯恒等式成立時，其對偶式也成立。即如果Y=F，則Y'=F'。

第四節邏輯函數的化簡

4.1用邏輯代數運算法則化簡1.邏輯函數的化簡方法1)并項法并項法即應用A+=1，將兩項合并為一項，并消去一個或兩個變量。2)配項法配項法即應用B=B(A+)，將A+與乘積項相乘，而后展開，合并化簡。3)加項法加項法即應用A+A=A，在邏輯式中加相同的項，而后合并化簡。4)吸收法吸收法即應用A+AB=A，消去多余因子。5.4.2用卡諾圖法化簡1.最小項包含全部邏輯變量，并且邏輯變量以原變量或反變量的形式僅出現一次的乘積項叫最小項，設三邏輯變量為A、B、C，可以構成多個乘積項，即最小項。其余，例如AB、AB+C都不是最小項。顯然，n個變量，有2n個最小項。2.邏輯函數的最小項表達式邏輯函數有多種表達式，當被寫成最小項之和時，這種表達式就被稱為邏輯函數的最小項表達式。3.卡諾圖卡諾圖，就是與變量的最小項對應的、按一定規則排列的方格圖，每一小方格填入一個最小項。n個變量有2n種組合，最小項就有2n個，卡諾圖也相應有2n個小方格。圖5.14、圖5.15分別是兩變量和三變量卡諾圖。在卡諾圖的行和列分別標出變量及其狀態。變量狀態的次序是00、01、11、10，而不是二進制遞增的次序00、01、10、11。這樣排列是為了使任意兩個相鄰最小項之間只有一個變量改變。小方格也可用二進制數對應于十進制數編號，如圖5.16中的四變量卡諾圖，也就是變量的最小項可用m0，m1，m2，…來編號。卡諾圖的特點是任意兩個相鄰的最小項在圖中也是相鄰的。4.用卡諾圖化簡邏輯函數1)用卡諾圖化簡邏輯函數填F=1項時，既可直接填入，又可按m0~m15編號填入。填完后即可應用卡諾圖對邏輯函數進行化簡。應用卡諾圖化簡邏輯函數時的幾點規定：(1)將取值為“1”的相鄰小方格圈成矩形或方形，相鄰小方格包括最上行與最下行及最左列與最右列同行或同行兩端的兩個小方格。所圈取值為“1”的相鄰小方格的個數應為2n(n=0，1，2，3，…)，即1，2，4，8，…，不允許3，6，10，12等。(2)圈的個數應最少，圈內小方格個數應盡可能多。每圈一個新的圈時，必須包含至少一個在已圈過的圈中未出現過的最小項，否則得不到最簡式。每一個取值為“1”的小方格可被圈多次，但不能遺漏。(3)相鄰的兩項可合并為一項，并消去一個因子;相鄰的四項可合并為一項，并消去兩個因子;依此類推，相鄰的2n項可合并為一項，并消去n個因子。將合并的結果相加，即為所求的最簡“與或”式。最小圈可只有一個小方格，不能化簡。

第五節數字集成電路

5.1二極管、晶體管的開關特性與模擬電路不同，在數字電路中，二極管、晶體管和MOS管通常是工作在飽和區和截止區，相當于開關的“接通”和“斷開”。1.二極管的開關特性前面已經學了二極管的伏安特性曲線，如圖5.23所示。當輸入電壓uI≥0.7V時，二極管導通;當輸入電壓uI<0.5V時，二極管截止。當二極管導通時，通常有兩種等效模型，如圖5.24所示，其中(a)圖為理想模型：UD上的壓降忽略不計，即導通時UD=0V，如同開關閉合。近似模型：UD保持在0.7V不變，即導通時UD=0.7V，如同被鉗位在0.7V，如圖5.24(b)所示。2.晶體管的開關特性1)晶體管的工作狀態晶體管具有飽和、放大和截止三種工作狀態，模電中主要使用的是晶體管的放大狀態，數字電路中則主要使用的是晶體管的截止和飽和狀態，其作用相當于開關的“斷開”和“閉合”。下面以共射極NPN型晶體管為例進行介紹，其晶體管電路和輸出特性曲線如圖5.25所示。(1)飽和狀態。隨著輸入電壓uI的增加，基極電流iB增加，靜態工作點上移，當工作點上移到Q3時，iC將不再有明顯變化，此時晶體管集射極的電壓為飽和壓降，硅管的飽和壓降大約為0.3V，輸出電壓uO=uCE=UCES≈0.3V。晶體管的這種工作狀態稱為飽和狀態，其等效電路如圖5.26(a)所示，若忽略基射極間壓降和集射極間壓降，理想的等效電路如圖5.26(b)所示。(2)放大狀態。當輸入電壓uI<0.7V時，晶體管的uBE小于開啟電壓，iB=0，b、e間截止。對于輸出狀態曲線，可得此時晶體管工作在Q1或Q1點以下位置，iC=0，c、e間截止。晶體管的b、e間和c、e間都相當于一個斷開的開關，晶體管的這種工作狀態為截止狀態，其等效電路如圖5.26(c)所示，此時輸出電壓uO=uCE=UCC-iCRC≈UCC。(3)放大狀態。當輸入電壓uI>0.7V時，晶體管的uBE大于開啟電壓，b、e間導通，uBE被鉗位于0.7V，iC與iB存在iC=βiB的關系，其中β是晶體管的電流放大系數。uO=uCE=UCC-iCRC。如果iC與iB相應增加，輸出uO與uCE相應減小，那么晶體管的這種工作狀態被稱為放大狀態，此時晶體管工作在Q2點附近，同時位于Q1和Q3之間。2)晶體管的動態特性晶體管的動態過程如圖5.27所示。與二極管的開關過程相似，晶體管從飽和到截止和從截止到飽和都是需要時間的。晶體管從截止到飽和所需要的時間稱為開通時間，用ton表示;晶體管從飽和到截止所需要的時間稱為關斷時間，用toff表示。當輸入電壓uI由-U2跳變到U1時，晶體管不能立即導通，而是要先經過td時間，集電極電流iC上升至最大值ICmax的0.1倍，再經過tr時間，集電極電流iC上升至最大值ICmax的0.9倍之后，才接近最大值，晶體管進入飽和狀態。因此開通時間ton=td+tr。其中，td稱為延遲時間，tr稱為上升時間。當輸入電壓uI由U1跳變到-U2時，晶體管不能立即截止，而是要先經過ts時間，集電極電流iC下降至0.9ICmax，再經過tf時間，集電極電流iC下降至0.1ICmax之后，才接近于0，晶體管進入截止狀態。因此關斷時間toff=ts+tf。其中，ts稱為存儲時間，tf稱為下降時間。5.2集成門電路前面介紹了用分立元件構成的邏輯門電路，如果把這些電路中的全部元件和連線封裝在一個殼體中，就構成了一個集成門電路芯片，一般稱之為集成電路(lntegratedCircuit)。在數字電路應用中多采用集成電路。集成電路有許多顯著的優點，如體積小、耗電少、重量輕、可靠性高等。在一塊芯片上含有門電路數目的多少稱為集成度，集成電路依據集成度可分為小規模集成電路(SSI)、中規模集成電路(MSI)、大規模集成電路(LSI)和超大規模集成電路(VLSI)。大體上可劃分如下：(1)小規模數字集成電路(SSI)———100個門以下，包括門電路、觸發器等。(2)中規模數字集成電路(MSI)———100~1000個門，包括計數器、寄存器、譯碼器、比較器等。(3)大規模數字集成電路(LSI)———1000~10000個門，包括各類專用的存儲器，各類SIC芯片等。(4)超大規模數字集成電路(VLSI)———10000個門以上，包括各類CPU等。目前構成集成電路的半導體器件按材料不同可分為雙極型器件和單極型器件兩大類。1.TTL門電路TTL集成電路是在結構上采用半導體晶體管器件，是雙極型集成電路的典型代表。1)TTL與非門圖5.28是一個小規模TTL與非門集成電路原理圖。該電路由三部分組成。第一部分是由多發射極晶體管VT1構成的輸入與邏輯，第二部分是VT2構成的反相放大器，第三部分是由VT3、VT4、VT5組成的推拉式輸出電路，用以提高輸出的負載能力和抗干擾能力。工作原理如下：只要輸入有一個為低電平(0V)，VT1就飽和導通，VT2、VT5截止，VT3、VT4導通，輸出高電平(+5V)。如果輸入全為高電平(+5V)，由于是復合管，具有很大的電流驅動能力，VT1倒置，使VT1的集電極變為發射極，發射極變為集電極，VT2、VT5導通，VT3、T4截止，輸出低電平(0V)。可見，這是一個與非門。同樣地，也可用類似的結構構成TTL與門、或門、或非門、異或門、與或非門等。2)集電極開路OC門對圖5.28所示的TTL與非門電路，如果將其VT3和VT4省去，并將其輸出管VT5的集電極開路，就變成了集電極開路門，也稱OC門，如圖5.29所示。OC門在使用時需外接負載電阻RL，使開路的集電極與+5V電源接通，它的功能與圖5.28所示的TTL與非門電路是一樣的，都可完成與非運算。用同樣的方法，可以做成集電極開路與門、或門、或非門等各種OC門。OC門的符號是在普通門的符號上加

或打斜杠。例如圖5.30所示是集電極開路與非門的符號。OC門與普通TTL門的不同之處是，多個OC門的輸出可以直接接在一起。如圖5.31所示，當兩個OC門的輸出都是高電平時，總輸出為高電平;只要有一個OC門的輸出是低電平，總輸出就為低電平。這體現了與邏輯關系，因此稱為線與，即用線連接成與，其輸入輸出邏輯關系可寫為3)三態門三態門與普通門電路不同。普通門電路的輸出只有兩種狀態：高電平或低電平，即1、0。三態門輸出有三種狀態：高電平、低電平、高阻態。其中高阻態也稱懸浮態，以圖5.28所示的TTL與非門為例，如果設法使VT3、VT4、VT5都截止，輸出端就會呈現出極大的電阻，稱這種狀態為高阻態。高阻態時，輸出端就像一根懸空的導線，其電壓值可浮動在0~5V的任意值上。三態門除了具有一般門電路的輸入輸出端外，還具有一個控制端及相應的控制電路，通過控制端邏輯電平的變化實現三態門的控制。與OC門一樣，有各種具有不同邏輯功能的三態門，如三態與門、三態非門等。圖5.32(a)和(b)分別是高、低電平控制的三態門邏輯符號，其真值表見表5.6和表5.7。可見，當控制端E=1時，該電路與普通非門一樣工作;當E=0時，輸出處于高阻態。還有一種三態非門，其控制端E=0時，該電路與普通非門一樣工作;當E=1時，輸出處于高阻態，其邏輯符號分別如圖5.32(a)和(b)所示。2.MOS門電路絕緣柵型場效應晶體管簡稱MOS管。按其溝道中載流子的性質可分為N溝道MOS管和P溝道MOS管兩類，簡稱NMOS管和PMOS管。此外還有將NMOS管和PMOS管同時制造在一塊晶片上的所謂互補器件，稱為CMOS電路。CMOS集成電路，因其具有功耗低、輸入阻抗高、聲容限高、工作溫度范圍寬、電源電壓范圍寬和輸出幅度接近于電源電壓等優點，得到飛速發展，從普通的CMOS發展到高速CMOS和超高速CMOS。3.常用集成電路芯片現在我們已經知道了集成電路按照其使用的結構可分為TTL集成電路和CMOS集成電路等。常用的集成電路系列如下：(1)TTL集成電路系列有：74、74H、74S、74AS、74LS、74ALS、74FAST等，其中74LS00四—二輸入與非門集成芯片內部電路結構和封裝示意圖如圖5.33所示。(2)CMOS集成電路系列有：標準CMOS、4000B系列、4500B系列、高速CMOS、40H系列。新型高速型CMOS有：74HC系列(與74LS系列功能引腳兼容)、74HC4000系列、4HC4500系列、74HCT系列(輸入輸出與TTL電平兼容)。超高速CMOS有：74AC系列、74ACT系列。上述系列的通用集成電路一般都包括了數字電路的基本部件：各類門電路、各類觸發器以及其他數字部件，如運算器、計數器、寄存器等。它們都可以作為一個部件選用，或擴展為其他數字部件。1)常用TTL集成電路TTL數字集成電路族中，54/74族已是標準化、商品化、使用最廣泛的系列產品。其中54族為軍品(工作溫度-55~125℃)，74族為民品(工作溫度0~70℃)，由美國Texas儀器公司最早開發，現已形成系列。74族產品還在不斷向著兩個方向發展，其一是沿著74→74H→74S→74AS→…路線向高速發展，其二是沿著74→74LS→74ALS→…路線向低功耗發展。國際上54/74族集成電路命名的規則，按以下四部分規定：①廠家器件型號前綴；②54/74系列號；③系列規格；④集成電路功能編號。其中，“廠家器件型號前綴”由廠家給定，如：SN表示美國Texas器件型號前綴;HD表示日本HJTACHI器件型號前綴。“54/74系列號”用54或74表示。“系列規格”用H、S、LS、AS、ALS、F中的一個表示，如果不選，表示74系列。“集成電路功能編號”從00開始。一般根據②~④，即可知集成電路的類型。例如，74IS00、74ALS00、74AS00等，它們的邏輯功能均相同，都是四—二輸入端與非門，但在電路的速度及功耗上存在明顯差別。這一點在使用時要特別注意。國產TTL系列數字集成電路為CT系列。2)常用CMOS集成電路CMOS數字集成電路由于其內在的品質，諸如輸入阻抗高、功耗低、抗干擾能力強、集成度高等優點，而得到廣泛的應用，并已形成系列和國際標準。下面對其做簡要介紹。在CMOS集成電路系列中，比較典型的產品有美國RCA公司開發的4000系列和Motorola公司開發的4500系列。在4000/4500系列中，分A、B兩類。其中B類已形成了市場的主流。4000/4500系列集成電路的命名規則由以下四部分組成：①廠家器件型號前綴;②系列號;③集成電路功能編號；④類號。其中，“廠家器件型號前綴”由廠家給定，如MC表示美國Motorola公司器件型號前綴；CD表示美國RCA公司器件型號前綴。“系列號”用40或50表示，只有美國Motorola公司的產品用140或145表示。“集成電路功能編號”從00開始。“類號”為A或B。一般根據②~④，即可知集成電路的類型。國產CMOS系列數字集成電路為CC系列，與國際CMOS系列集成電路CD系列相對應。4.集成電路的主要參數集成電路可以實現各種邏輯功能，為使用者提供了方便。雖然用戶不必了解集成電路內部的具體構造情況，只需按邏輯功能選用所需要的集成電路即可，但是為了正確有效地使用集成電路，必須了解各類集成電路的主要參數、特性以及有關使用問題。1)工作電壓各類數字集成電路要正常工作，除需提供數字信號外，還必須提供工作電壓，否則數字集成電路不能工作。各類數字集成電路的電源電壓均有一定的工作范圍，不允許超出其范圍，否則會影響集成電路的正常工作或損壞集成電路。TTL系列數字集成電路的工作電壓范圍為4.75~5.25V;4000/4500CMOS系列數字集成電路的工作電壓范圍為3~18V，74HC與CMOS系列數字集成電路的工作電壓范圍為2~6V。工作電壓的正負極不能接反，使用時一定要注意。2)輸入/輸出高/低電平在實際電路中，高/低電平的大小是允許在一定范圍內變化的。輸入/輸出高/低電平范圍由UIH(min)、UIL(max)、UOH(min)、UOL(max)參數決定。UIH(min)是輸入高電平下限，UIL(max)是輸入低電平上限;UOH(min)是輸出高電平下限，UOL(max)是輸出低電平上限。3)輸入電流輸入電流的大小可以用IIL(max)、IIH(max)兩個參數表示。如IIH(max)表示輸入高電平時，輸入端電流的最大值;IIL(max)表示輸入低電平時，輸入端電流的最大值。習慣上規定流入門電路的電流方向為正，流出門電路的電流方向為負。4)輸出電流輸出電流的大小可以用IOL(max)、IOH(max)兩個參數表達。IOH(max)表示輸出高電平時，輸出端電流的最大值;IOL(max)表示輸出低電平時，輸出端電流的最大值。輸出電流方向的規定與輸入電流相同。當輸出高電平時，電流從集成電路輸出端流向負載，也可以認為是負載從輸出端拉走電流，故高電平輸出電流也稱為拉電流。當輸出低電平時，電流從負載流向集成電路輸出端，也可以認為是負載向輸出端灌入電流，故低電平輸出電流也稱為灌電流。5)動態特性對于任意的數字集成電路，從信號輸入到信號輸出之間總有一定的延遲時間，這是由器件的物理特性決定的。以與非門為例，它的輸入信號與輸出信號時間上的關系如圖5.34所示。其中，tdr為前沿延遲時間，tdf為后沿延遲時間，平均延遲時間一般取二者的平均值：對一般集成電路，其延遲時間用平均延遲時間衡量，單位為ns。它反映了集成電路的工作速度。對于由多塊集成電路串聯組成的系統，系統輸入到輸出的總延遲是各個集成電路延遲之和。對于具有時鐘控制的數字集成電路，還有最高工作頻率fcp這一指標，當電路輸入時鐘頻率超過該指標時，數字集成電路將不能工作。6)驅動能力在圖5.33中，集成電路A為集成電路B的驅動部件，B為A的負載部件。當A輸出高電平時，設A輸出高電平為UOHA，輸出電流為IOHA;B輸入高電平為UIHB，輸入電流為IIHB，電流由A流向B，即A向B提供拉電流。要使A驅動B，必須滿足：當A輸出低電平時，設A輸出低電平為UOLA，輸出電流為IOLA，B輸入低電平為UILB，輸入電流為IILB，電流由B流向A，即B向A灌入電流。要使A驅動B，必須滿足：由上面的討論可知，輸出電流反映了集成電路某輸出端的電流驅動能力，輸入電流反映了集成電路某輸入端的電流負載能力。IOH和IOL越大，驅動能力(帶負載能力)越強;IIH和IIL越小，負載能力越強。當A驅動n個B時，除電壓條件不變外，電流應滿足：為考慮問題方便，定義7)抗干擾能力定義UNH=UOHA(min)-UIHB(min)可見，UNH越大，表示抗干擾能力越強，其反映了高電平的噪聲容限。同理，可以定義低電平的噪聲容限為UNL=UILB(max)-UOLA(max)5.集成電路使用中應該注意的問題集成電路使用時除了必須注意額定的工作電壓，注意保證其工作參數(輸入輸出電壓、輸入輸出電流、工作頻率、延遲時間等)在規定的范圍內外，還應注意以下一些問題。1)TTL集成電路使用中需注意的問題(1)TTL輸出端。TTL電路(OC門和三態門除外)的輸出端不允許并聯使用，也不允許直接與+5V電源或地線相連，否則，將會使電路的邏輯混亂并損壞器件。(2)TTL輸入端。TTL電路輸入端外接電阻要慎重，對外接電阻的阻值有特別要求，若不符合要求則會影響電路的正常工作。(3)多余輸入端的處理。或門、或非門等TTL電路的多余輸入端不能懸空，只能接地。與門、與非門等TTL電路的多余輸入端可以做如下處理：①懸空。相當于接高電平，但因懸空時對地呈現的阻抗很高，因而容易受到外界干擾。②與其他輸入端并聯使用。這樣可以增加電路的可靠性，但與其他輸入端并聯時，對信號的驅動電流要求增加了。③直接或通過電阻(100Ω~10kΩ)與電源UCC相接以獲得高電平輸入;直接接地以獲得低電平輸入。這樣不僅不會造成對前級門電路的負載能力的影響，而且還可以抑制來自電源的干擾。(4)電源濾波。TTL器件的高速切換，將產生電流跳變，其幅度為4~5mA。該電流在公共走線上的壓降會引起噪聲干擾，因此要盡量縮短地線減少干擾。—般可在電源輸入端并接1個100μF的電容作為低頻濾波，在每塊集成電路電源的輸入端接一個0.01~0.1μF的電容作為高頻濾波。(5)嚴禁帶電操作。應在電路切斷電源的時候，插拔和焊接集成電路塊，否則容易引起集成電路塊的損壞。2)CMOS集成電路使用中還應注意的問題(1)防靜電。存放、運輸、高溫老化過程中，器件應藏于接觸良好的金屬屏蔽盒內或用金屬鋁箔紙包裝，防止外來感應電動勢將柵極擊穿。(2)焊接。焊接時不能使用25W以上的電烙鐵，且電烙鐵外殼必須接地良好。通常采用20W內熱式電烙鐵，不要使用焊油膏，最好用帶松香的焊錫絲，焊接時間不宜過長，焊錫量不可過多。(3)輸入輸出端。CMOS電路不用的輸入端，不允許懸空，必須按邏輯要求接UDD或USS，否則不僅會造成邏輯混亂，而且容易損壞器件。這與TTL電路是有區別的。輸出端不允許直接與UDD或USS連接，否則將導致器件損壞。(4)電源。UDD接電源正極，USS接電源負極(通常接地)，不允許反接，在裝接電路、插拔器件時，必須切斷電源，嚴禁帶電操作。(5)輸入信號。器件的輸入信號UI不允許超出電源電壓范圍(UDD~USS)，或者說輸入端的電流不得超過±10mA。若不能保證這一點，必須在輸入端串聯限流電阻，使之起保護作用。CMOS電路的電源電壓應先接通，然后再輸入信號，否則會破壞輸入端的結構。關斷電源電壓之前，應先去掉輸入信號，若信號源與電路板使用兩組電源供電，開機時應先接通電路板電源，再接通信號源，關機時先斷開信號源后再斷開電路電源。(6)接地。所有測試儀器，外殼必須良好接地。若信號源需要換擋，最好先將其輸出幅度減到最小。尋找故障時，若需將CMOS電路的輸入端與前級輸出端脫開，也應用50~100kΩ的電阻將輸入端與地或電源相連。總之，對各類集成電路的操作要按有關規范進行，要認真仔細，并要保護好集成電路。3)器件的非在線檢測集成電路器件的非在線檢測是指器件安裝在印制電路板之前的檢測，其目的是為了檢驗該集成電路是否工作正常。檢測的手段可以多種多樣，可以用專用的測試儀，甚至直接通過萬用表測試集成電路引腳的正反向內阻。下面介紹幾種常用的檢測數字集成電路的方法。(1)利用PLD通用編程器。一般PLD通用編程器都附帶有檢測74TTL、4000系列、74HC系列數字集成電路的功能，所以可以利用該功能對有關的數字集成電路進行測試。(2)利用萬用表測試集成電路各引腳正反向內阻。先選擇一塊好的集成電路，測試它的各個引腳的內部正反向電阻，然后將所測得的結果列成表格，供測試其他同類型的集成電路參照。如果數值完全符合，則說明該集成電路是完好的;否則，說明是有問題的。(3)通過搭建簡易電路進行非在線檢測。可以搭建專用的測試電路對特定的數字集成電路進行專門的非在線功能測試。4)數字集成電路的查找方法在設計數字電路的時候需要了解有關器件的技術參數;在分析數字電路的時候需要了解有關器件的功能;在維修數字電路的時候需要尋找有關的替換器件……所以我們必須具備查閱器件手冊、器件說明書的能力。隨著Internet的普及，我們也應逐步學會在網上獲取器件的有關信息。熟練查閱器件手冊，并經常閱讀一些新的器件及其應用的書報雜志，不斷了解這些器件所具備的新功能和新特點，往往可以給我們不少啟迪，并將這些新知識用于實際電路中，解決一些過去無法解決的問題，促使我們的業務水平更上新臺階。下面就介紹一些數字集成電路的查找方法。(1)使用D.A.T.A.DIGEST。數字電路中的器件變化萬千，新的器件層出不窮，因而器件的淘汰率很高，全世界生產的器件種類很多，那么哪一種器件手冊是最新、最全的呢?這就是要介紹的D.A.T.A.DIGEST。D.A.T.A.DIGEST由美國D.A.T.A.公司以英文出版，專門收集和提供世界各地供應的各類電子器件的功能特性、電氣特性和物理特性等數據資料，電路圖和外形圖等圖紙以及生產廠商等的有關資料，每年以期刊形式出版各個分冊，分冊品種逐年增加。整套D.A.T.A.DIGEST具有資料累積性，一般不必作回溯性檢索，原則上應使用最新的版本。(2)使用一些權威電子器件手冊。除了上面講的D.A.T.A.DIGEST外，國內還有兩套很有權威的電子器件手冊：一套是國防工業出版社出版的《中國集成電路大全》，另一套是電子工業出版社出版的《電子工作手冊系列》。這兩套手冊都包含數本分冊，給出了集成電路的功能、引腳定義以及電氣參數等。(3)經常閱讀一些電子技術期刊、報紙。有很多電子技術期刊及報紙可供大家閱讀，諸如《無線電》、《電子世界》、《現代通信》等雜志，《電子報》等報刊。它們也可以成為你查閱電子器件、開拓思路的信息庫。(4)通過互聯網網站查找。例如，通過全球電子產品說明集成網站www.alldatasheet查找，只要輸入需要的芯片型號就可以非常方便地查找到其說明書，并可以免費下載。(5)通過產品公司的網址下載。例如，國巨公司的阻容、HITTITE公司、AVAGO公司、MURATA公司、TDK公司、TEXAS公司、AD公司等自身網址都提供芯片說明書和芯片選型指導。6.數字集成電路的調試在電路安裝接線完成后，還需通過測試調整才能使電路達到要求。通過對電路的調試，不但可驗證所學的理論知識，使理論和實踐結合，而且還可以培養實踐動手能力，提高技能訓練的效果。1)調試前的直觀檢查和準備(1)電路元器件的檢查。在電路完成安裝接線后，對設計電路所用元器件應進行以下檢查：集成電路的安裝位置與安裝接線圖上的位置是否一致、型號是否正確、集成電路插的方向是否正確;二極管、晶體管、電解電容等分立元器件的極性是否接反；電路中所使用電阻的阻值是否符合設計要求。只有當元器件的位置、參數正確無誤后，方可進行下一步工作。對于數字集成電路還應檢查不允許懸空的輸入端。TTL和CMOS數字集成電路不使用的輸入端和控制端都應根據要求接入電路，不允許懸空。(2)連線的檢查。完成元器件的檢查后，便可檢查電源線、地線、信號線以及元器件引腳之間有無短路，連接處有無接觸不良。特別是電源線和地線之間不能有短路，否則將會燒壞電源。檢查電源是否短路，可借助于萬用表電阻擋測量電源線和地線之間的電阻值。如電阻值為零或很小，說明電源連線存在短路情況，則應從最后一部分電路斷開電源線，逐級向前檢查。先找出短路點在哪一部分電路，再找出電源短路處，然后加以排除。調試前，還需認真檢查電路的接線是否正確，以避免接錯線、少接線和多接線。多接線一般是因為接線時看錯引腳，或在改接線時忘記去掉原來的接線而造成的。這種情況在實驗中經常發生，而查線工作又很繁瑣，調試中則往往會給人造成錯覺，以為問題是元器件故障造成的。如把輸出電平一高一低的兩個TTL門的輸出端無意中連在一起而引起輸出電平下降時，則很容易錯誤地認為是元器件損壞了。為了避免作出錯誤診斷，通常采用兩種方法查線：一種是按照設計電路的接線圖逐一對照檢查安裝的線路，這種方比較容易查出接錯的線和少接的線;另一種是按照實際安裝的線路對照電路原理圖進行查線，把每個元件引腳連線的去向一次查清，這種方法不但可查出接錯的線和少接的線，而且還可很容易地查出多接的線。不論用哪一種方法查線，一定要在電路圖上把已查過的接線做上標記，以免一些接線漏查。查線時，最好用萬用表的“Ω×1”擋或用數字萬用