任務9.1簡單可編程邏輯器件的認知可編程邏輯陣列（PLA）器件可編程陣列邏輯（PAL）器件目錄通用陣列邏輯（GAL）器件一、可編程邏輯陣列（PLA）器件簡介可編程邏輯陳列PLA器件是20世紀70年代中期推出的PLD產品，它由可編程的與陣列和可編程的或陣列組成。PLA的典型陣列結構如圖所示。PLA的容量為與陣列數和或陣列數的乘積，圖中所示的PLA其容量為8×4。一、可編程邏輯陣列（PLA）器件功能由于PLA的電路是由可編程與陣列和可編程或陣列構成的，因此用PLA可以實現組合邏輯函數；若在PLA電路中加入觸發器，則可用PLA實現時序邏輯函數。二、可編程陣列邏輯（PAL）器件簡介可編程陳列邏輯PAL器件是20世紀70年代末推出的PLD產品，它由可編程的與陣列和固定的或陣列組成，使用雙極型工藝制造，采用熔絲編程方式。PAL器件的工作速度很高，且輸出結構種類多，設計比PROM靈活，便于完成多種邏輯功能，同時又比PLA工藝簡單，易于編程和實現。二、可編程陣列邏輯（PAL）器件可編程陣列邏輯（PAL）器件基本結構三、通用陣列邏輯（GAL）器件簡介通用陳列邏輯GAL器件是20世紀80年代初由Lattice公司發明的，它在PAL的基礎上采用輸出邏輯宏單元（OLMC）的形式和E2COMS工藝結構。GAL器件比PAL器件使用更加靈活，它克服了PAL一旦編程便不能改寫的缺點，具有可擦除、可重新編程、可重新組合結構及數據可長期保存的優點。用GAL器件即可設計組合邏輯電路也可設計時序邏輯電路，同時可對PAL器件進行仿真，并完全兼容。三、通用陣列邏輯（GAL）器件1.GAL器件的基本結構下面以GAL16V8為例來介昭GAL器件的基本結構。GAL16V8主要由輸入緩沖器、輸出三態緩沖器、可編程與陣列、輸出邏輯宏單元（OLMC）及輸出反饋/輸入緩沖器組成。其中引腳2~9固定作為8個輸入緩沖器的輸入引腳，引腳12~19作為8個輸出三態緩沖器的輸出引腳。三、通用陣列邏輯（GAL）器件1.GAL器件的基本結構可編程與陣列由8×8個與門構成，每個與門有32個輸入端，分別代表8個輸入的原變量和反變量，以及8個輸出反饋信號的原變量和反變量。因此整個與陣列的規模為64×32。8個或陣列分別包含于8個OLMC中，由圖可知此或陣列是固定的。除上述幾個主要組成部分外，GAL16V8的引腳1作為時鐘脈沖CP的輸入端，引腳11作為輸出使能端OE的輸入端，引腳10作為接地端，引腳20作為電源連接端。三、通用陣列邏輯（GAL）器件2.GAL器件的輸出邏輯宏單元OLMC

GAL器件和PAL器件最大的差別就在于GAL器件有一種靈活且可編程的輸出結構——輸出邏輯宏單元OLMC（OutputLogicMacroCell）。OLMC包括以下幾部件：或門陣列、異或門、D觸發器和4個數據選擇器（MUX）。4個數據選擇器包括乘積項數據選擇器PTMUX、反饋數據選擇器FMUX、輸出數據選擇器OMUX和三態數據選擇器TSMUX。三、通用陣列邏輯（GAL）器件3.GAL器件的工作模式在結構控制字的作用下，GAL的輸出邏輯宏單元可以有5種組態，即5種工作模式。只有理解OLMC的5種工作模式，才能編制出正確的源程序。正確的源程序經過GAL編譯程序（例如ABEL軟件）編譯后，才能生成正確的控制字和JEDEC文件，使GAL的各OLMC置成符合要求的電路結構，以完成設計任務。（1）專用輸入模式。（2）專用輸出模式。（3）帶反饋的組合型輸出模式。（4）時序邏輯中的組合輸出模式。（5）時序型輸出模式。小結可編程邏輯陳列PLA器件是20世紀70年代中期推出的PLD產品，它由可編程的與陣列和可編程的或陣列組成。可編程陳列邏輯PAL器件是由可編程的與陣列和固定的或陣列組成，使用雙極型工藝制造，采用熔絲編程方式。PAL器件的工作速度很高，且輸出結構種類多，設計比PROM靈活，便于完成多種邏輯功能，同時又比PLA工藝簡單，易于編程和實現。通用陳列邏輯GAL器件在PAL的基礎上采用輸出邏輯宏單元（OLMC）的形式和E2COMS工藝結構。GAL器件比PAL器件使用更加靈活，它克服了PAL一旦編程便不能改寫的缺點，具有可擦除、可重新編程、可重新組合結構及數據可長期保存的優點。用GAL器件即可設計組合邏輯電路也可設計時序邏輯電路，同時可對PAL器件進行仿真，并完全兼容。任務9.2高密度可編程邏輯器件的認知復雜可編程邏輯器件CPLD現場可編程邏輯器件FPGA目錄一、復雜可編程邏輯器件CPLD簡介隨著集成電路工藝水平的提高，PLD逐漸向高密度、低功耗、高速度的方向發展，20世紀80年代末Lattice公司推出一系列具備在系統可編程能力的復雜可編程邏輯器件CPLD（ComplexPLD）。CPLD采用E2CMOS工藝制作，增加了內部連線，改進了內部結構體系，因而設計更加靈活。

大多數CPLD的結構一般包括：可編程邏輯宏單元，可編程I/O單元和可編程內部連線三部分。一、復雜可編程邏輯器件CPLD1.編程邏輯宏單元

CPLD的邏輯宏單元與GAL器件的類似是與I/O連在一起的，稱為輸出邏輯宏單元。CPLD器件的宏單元在內部，它主要包括與或陣列、多路選擇器和可編程觸發器等電路，能獨立的配置時序或組合工作方式。一、復雜可編程邏輯器件CPLD2.可編程I/O單元CPLD中的可編程I/O單元也可稱為IOC，是內部信號到I/O引腳的接口部分。由于陣列型CPL大部分的端口都是I/O端口，而且系統的輸入信號經常要鎖存，因此I/O通常作為一個獨立的單元來處理。一、復雜可編程邏輯器件CPLD2.可編程I/O單元從圖可知，該IOC電路由輸入緩沖器、輸入寄存器/鎖存器、三態輸出緩沖器和幾個可編程的數據選擇器組成。圖中的觸發器有兩種工作方式，當R/L為高電平時，該觸發器為邊沿觸發器；當R/L為低電平時，該觸發器被置為鎖存器。數據選擇器MUX1用于選擇三態輸出緩沖器的工作狀態；MUX2用來選擇輸出信號的傳送通道；MUX3用來選擇輸出極性；MUX4用于選擇輸入方式；MUX5和MUX6用來選擇時鐘脈沖的來源和極性。根據數據選擇器的不同狀態組合，就可得到得到各種IOC組態。一、復雜可編程邏輯器件CPLD3.可編程內部連線可編程內部連線在各邏輯宏單元之間及邏輯宏單元和I/O單元之間提供連接網絡。每個邏輯宏單元通過可編程連線陣列接收專用輸入或輸入端的信號，并將宏單元的信號反饋到其需要到達的目的地。二、現場可編程邏輯器件FPGAFPGA器件的基本結構

FPGA具有掩模可編程門陣列的通用結構，主要由邏輯功能塊排列成陣列組成，由可編程的互連資源連接這些邏輯功能塊來實現不同的設計。下面以Xilinx的FPGA為例分析其基本結構。FPGA通常由三種可編程電路和一個用于存放編程數據的靜態存儲器SRAM組成。三種可編程電路包括：可編程邏輯塊CLB（ConfigurableLogicBlock）、互連資源IR（InterconnectResource）和輸入/輸出模塊IOB（I/OBlock）。二、現場可編程邏輯器件FPGAFPGA器件的基本結構可編程邏輯塊CLB是實現邏輯功能的基本單元，通常是按規則排列成陣列，并散布于整個芯片；可編程互連資源IR包括各種長度的連線線段和一些可編程連接開關，它們將各個CLB之間或CLB、IOB之間以及IOB之間連接起來，構成特定功能的電路；可編程輸入/輸出模塊IOB用來完成芯片上的邏輯與外部封裝腳的接口，IOB通常排列在芯片的四周。小結CPLD采用E2CMOS工藝制作，增加了內部連線，改進了內部結構體系，因而設計更加靈活。FPGA的內部由很多獨立的編程邏輯模塊組成，各邏輯模塊之間可以靈活的互相連接。FPGA以其密度高、編程速度快、設計靈活和可再配置設計能力等優點，受到普遍歡迎和廣泛發展。任務9.3可編程邏輯器件開發工具的認知在線可編程技術ISPGAL典型器件及其應用目錄一、在線可編程技術ISP1.在線可編程技術ISP簡介

ISP（In-SystemProgramming）在系統可編程，指電路板上的空白器件可以編程寫入最終用戶代碼，而不需要從電路板上取下器件，已經編程的器件也可以用ISP方式擦除或再編程。一、在線可編程技術ISP2.在線可編程技術ISP主要特點(1)全面實現了硬件設計與修改的軟件化(2)簡化了設計與調試過程(3)容易實現系統硬件的現場升級(4)有利于降低系統成本，提高系統可靠性(5)器材制造工藝先進，工作速度快，功耗低，集成度高，使用壽命長一、在線可編程技術ISP3.在線可編程技術ISP分類(1)低密度ISP-PLD：在GAL電路基礎上增加了寫入/擦除電路(2)高密度ISP-PLD又稱為ispPLD，具有CPLD典型的結構和特性，在典型CPLD結構基礎上增加了編程控制電路二、 GAL典型器件及其應用用GAL16V8和編程軟件設計一組基本邏輯門電路。六個基本邏輯門是與門、或門、與非門、或非門、異或門、同或門。各邏輯門的邏輯表達式為：除個別GAL器件如ispGAL16Z8可在線編程外，其它GAL器件要使用專門的編程器進行編程。對GAL編程是指：讓與陣列中的耦合元件具有預定的連接關系，并通過設置控制字使GAL有預定的輸出結構。二、 GAL典型器件及其應用由表達式可知，該邏輯電路需要12個輸入端和6個輸出端，可以采用1片GAL16V8實現該邏輯電路。可將GAL16V8的8個輸出緩沖器引腳中的6個（13~18）作為該電路的輸出端引腳；由于GAL16V8只有8個專用輸入端引腳（2~9），所以可將作為時鐘脈沖CP輸入端的引腳1和作為輸出使能端OE輸入端的引腳11作為輸入端引腳，同時將剩余的2個輸出引腳12和19作為專用輸入結構。1.分析基本邏輯門設計二、 GAL典型器件及其應用標志部分說明部分邏輯描述部分測試部分結束部分2.ABEL-HDL設計模塊的基本組成部分一個ABEL-HDL設計的基本單位是模塊。一個模塊有以下幾個部分組成：二、 GAL典型器件及其應用3.編寫設計源文件用ABEL-HDL語言寫出設計源文件，并用ispEXPERT軟件仿真。4.編程后的GAL16V8陣列圖根據該表達式畫出邏輯圖二、 GAL典型器件及其應用4.編程后的GAL16V8陣列圖項目9小結可編程邏輯件是指可由用戶編程、配置的邏輯器件，它包括可編程PROM、可編程邏輯陣列PLA、