電子設計自動化試卷試題(附答案)_第1頁
電子設計自動化試卷試題(附答案)_第2頁
電子設計自動化試卷試題(附答案)_第3頁
電子設計自動化試卷試題(附答案)_第4頁
電子設計自動化試卷試題(附答案)_第5頁
已閱讀5頁，還剩7頁未讀， 繼續免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

年級2011級專業本科電氣工程合→適配→→編程下載→硬件測試。A.功能仿真B.時序仿真3.IP核在EDA技術和開發中具有十分重要的地位；提供用VHDL等硬件描述語言描述的功能塊，但不涉及實現該功能塊的具體電路的IP核為。A.綜合就是把抽象設計層次中的一種表示轉化成另一種表示的過程。C.為實現系統的速度、面積、性能的要求，需要對綜合加以約束，稱為綜合約束。D.綜合可理解為，將軟件描述與給定的硬件結構用電路網表文件表示的映射過程，并且5.大規模可編程器件主要有FPGA、A.可編程乘積項邏輯B.查找表（LUT）6.VHDL語言是一種結構化設計語言；一個設計實體（電路模塊）包括實體與結構體兩部分，結構體描述。 A.器件外部特性B.器件的內部功能C.器件外部特性與內部功能D.器件的綜合約束），A.流水線設計B.資源共享8.進程中的信號賦值語句，其信號更新是。A.立即完成B.在進程的最后完成9.不完整的IF語句，其綜合結果可實現。A.時序邏輯電路B.組合邏輯電路C.雙向電路D.三態控制電路10.狀態機編碼方式中，其中占用觸發器較多，但其簡單的編碼方式可減少狀態譯碼組合邏輯資源，且易于控制非法狀態。A.一位熱碼編碼B.順序編碼C.狀態位直接輸出型編碼D.格雷碼編碼USEIEEE.STD_LOGIC_ 2.下面是一個多路選擇器的VHDL描述，試補充完整。 ;仔細閱讀下列程序，回答問題1.在程序中存在兩處錯誤，試指出，并說明理由：請按題中要求寫出相應程序1.帶計數使能

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論