組合邏輯電路的設計_第1頁
組合邏輯電路的設計_第2頁
組合邏輯電路的設計_第3頁
全文預覽已結束

付費下載

VIP免費下載

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

組合邏輯電路的設計一實驗目的1、掌握組合邏輯電路的設計方法。2、掌握實現組合邏輯電路的連接和調試方法。二實驗儀器數字實驗箱74LS00芯片等本實驗所用的74LS00（四二輸入與非門）是一種低功耗肖特基集成TTL門電路，其及引線功能及排列圖如下：12123456789101112131474LS001A1B2A2B2YGND3Y3A3B4A4BVCC1Y4Y三實驗原理組合邏輯電路是數字系統中邏輯電路形式的一種，它的特點是：電路任何時刻的輸出狀態只取決于該時刻輸入信號（變量）的組合，而與電路的歷史狀態無關。組合邏輯電路的設計是在給定問題（邏輯命題）情況下，通過邏輯設計過程，選擇合適的標準器件，搭接成實驗給定問題（邏輯命題）功能的邏輯電路。通常，設計組合邏輯電路按下述步驟進行：其流程圖如圖1：列真值表。由真值表寫出邏輯函數表達式。對邏輯函數進行化簡。若由真值表寫出的邏輯函數表達式不是最簡，應用公式法或卡諾圖進行邏輯函數化簡，得出最簡式。如果對所用器件有要求，還需將最簡式轉換成相應的形式。按最簡式畫出邏輯電路圖。設計要求設計要求真值表邏輯表達式卡諾圖簡化的邏輯表達式邏輯圖圖1組合邏輯電路設計流程圖四實驗任務1設計一個三變量的多數表決電路。解：（1）邏輯設計在這個邏輯問題中，設A,B,C為輸入變量，分別代表參加表決的邏輯變量，變量為1表示贊成，為0表示反對。設Y為輸出變量，表示表決結果，為1表示通過，為0表示不通過。列出真值表如表：根據真值表寫出Y的與或表達式，即：將上述表達式化簡成與非的形式，即：（2）畫出表決電路圖并進行驗證2在一次拳擊比賽中A,B,C為主副副裁判，兩個或兩個以上裁判判為成功（其中一個為主裁判）則選手獲勝，獲勝為“1”，失敗為“0”，用與非門實現。解：（1）邏輯設計在這個邏輯問題中，裁判同意用“1”表示，不同意用“0”表示。設Y為選手的表決結果，為1表示通過，為0表示不通過。列出真值表如表：根據真值表寫出Y的與或表達式，即：將上述表達式化簡成與非的形式，即：（2）畫出表決電路圖并進行驗證五實驗

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論