本文格式為Word版，下載可任意編輯——計算機組成原理試題80研究生入學試卷八

一．填空題（每題3分，共18分）。

1．{(26)16∪(63)16}⊕(135)8的值為A.___。

2．廣泛使用的A.___和B.___都是半導體C.___存儲器。前者的速度比后者快，D.___不如后者高，它們的共同缺點是斷電后E.___保存信息。

3．尋址方式按操作數的A.___位置不同，多使用B.___型和C.___型，前者比后者的執行速度快。

4．時序信號產生器提供機器所需的A.___時序信號，在硬布線控制器中，時序信號采用B.___三級體制；在微程序控制器中，一般采用C.___二級體制。5．當代流行的標準總線追求與A.___，B.___，C.___無關的開發標準。

6．通道是一個特別功能的A.___，它有自己的B.___專門負責數據輸入輸出的傳輸控制，CPU只負責C.___功能。

二．（11分）對于模4補碼，設[x]補=x′.xx1x…xn,其中x′為符號位，求證：

0

0

2

0

x=-2x0′+x0+

?i?1nxi2

-i

三．（10分）全加器可由異或門及進位規律電路組成，根據A⊕B=A⊕B,可以設計利用原變量

或反變量進行運算的加法器，進而可以推測，對已設計好的加法器，用原變量運算和反變量運算都是一樣的，這種說法對不對？為什么？

四．（10分）某機字長32位，常規設計的存儲空間≤32M，若將存儲空間擴至256M，請提出

一種可能的方案。

五．（10分）表8.1列出Pentium機的尋址方式名稱，請在第3列、第4列寫出有關表示式和說

明。

表8.1Pentium的尋址方式序號尋址方式名稱有效地址E算法（1）馬上（2）寄放器（3）直接（4）基址（5）基址+偏移量（6）比例變址+偏移量（7）基址+變址+偏移量（8）基址+比例變址+偏移量（9）相對說明

六．（10分）圖A8.1給出了微程序控制的某計算機的部分微指令序列，圖中每一框代表一條微

指令。分支點a由指令寄放器IR5,IR6兩位決定，分支點b由條件碼標志Co決定，現采用斷定方式實現微程序的順序控制，已知微地址寄放器長度為8位，要求：（1）設計實現該微指令序列的微指令字順序控制字段格式。

（2）畫出微地址轉移規律圖。IR5·IR6=00IR5·IR6=01IR5·IR6=10IR5·IR6=11aCDC0=1C0=0bI

圖A8.1ONLMJKGHEFAB

七．（11分）圖A8.2表示硬布線控制器中5條指令的指令周期流程圖，M1、M2、M3表示節拍

電位周期，每個節拍電位周期包含T1~T4四個時鐘周期。每一框中內容表示寄放器、主存之間的數據通路，RD、WE表示讀/寫存儲器的微操作命令，LD表示打入某寄放器命令。請寫出RD、WE、LDAR、LDIR、LDDR、LDAC各微操作命令規律表達式。

八．（10分）何謂分布式仲裁？畫出規律結構圖進行說明。九．（10分）試推導磁盤存儲器讀寫一塊信息所需總時間的公式。

RDM1啟動PC→AR→ABUSDBUS→DR→IRPC+1CLAADDSTAJMPNOPM20→ACIR→ARIR→ARIR→PCPC→ARRDWEM3

AR→ABUSDBUS→DRDR→ALUALU→ACAR→ABUSAC→DRDR→DBUS圖A8.2

研究生入學試卷八答案

一.填空題1．A.(58)10

2．A.SRAMB.DRAMC.隨機讀寫D.集成度E.不能3．A.物理B.RRC.RS

4．A.定時B.主狀態周期—節拍電位—節拍脈沖C.節拍電位—節拍脈沖5．A.結構B.CPUC.技術

6.A.處理器B.指令和程序C.數據處理

二．證明：由于x0′為符號位，當x≥0時，x0=0,x為正數，則

[x]補＝0x0.x1x2…xn=x0+0.x1x2…xn=x

x=xo+0.x1x2…xn=xo+

n?i?1xi2

-i

當x<0時，x0′=1,x為負數，則

[x]補=1x0.x1x2??xn=4+x(模4補碼定義)

x=1x0.x1x2??xn-4=-2+xo+0.x1x2…xn=-2+x0+綜合以上兩種狀況，可知：

?i?1nxi2

-i

x=-2x0′+x0+

?i?1nxi2

-i

0，x≥0其中x0′=1，x＜0

三．解：對已設計好的加法器，用原變量運算和反變量運算都能得到正確的結果。換句話

說，用原變量設計好的加法器，假如將所有的輸入變量和輸出變量均變反，那么該加法器就能適用于反變量的運算。由于該加法器把規律輸入信號都反相所產生的功能仍舊在這個集合之中，這可以用真值表8.1來說明：

輸入輸出A1B1C1A1B1C1S1Ci+1SiCi+100011100110011101001010101100101110001101000111001101010011011000101101110001100表8.1

Si=Ai⊕Bi⊕CiCi+1=AiBi+BiCi+CiAiSi=Ai⊕Bi⊕CiCi+1=AiBi+BiCi+CiAi

四．解：可采用多體交錯的存取方案，即將主存分成８個相互獨立，容量一致的模塊

M0,M1,M2,……,M7,每個模塊３２M×32位。它們各自具備一套地址寄放器，數據緩沖器，各自以等同的方式與CPU傳遞信息，其組成結構如圖A8.2,CPU訪問８個存儲模塊，可采用兩種方式：一種是在存取周期內，同時訪問８個存儲模塊，由存儲器控制它們分時使用總線進行信息傳遞。另一種方式是：在一個存取周期內分時訪問每個體，即每經過１／８存取周期就訪問一個模塊。

這樣，對每個模塊而言，從CPU給出訪存操作命令直到讀出信息仍舊是一個存取周期時間。而對CPU來說，它可以在一個存取周期內連續訪問８個存儲體,各體的讀寫過程將重疊（并行）進行。CPU存儲器控制器

0178915······

32M32M32MM0M1M7圖A8.2

五．解：

序號有效地址E算法說明

（1）操作數在指令中

（2）操作數在某寄放器內，指令給出寄放器號

（3）E=DispDisp為偏移量（4）E=(B)B為基址寄放器

（5）E=(B)+Disp

（6）E=(I)×S+DispI為變址寄放器，S為比例因子（1，2，4）（7）E=(B)+(I)+Disp（8）E=(B)+(I)×S+Disp

（9）指令地址=（PC）+DispPC為程序計數器

六．（１）已知微地址寄放器長度為８位。故推知控存容量為256單元。所給條件

中微程序有兩處分支轉移。如下不考慮其他分支轉移，則需要２位判別測試位P1P2(直接控制)，故順序控制字段共１０位，其格式如下，μAi表示微地址寄放器的某一位。

P1P2μA1….μA8判別字段下址字段(2)微程序在a處有4路轉移,用P1測試.在b處有2路轉移,用P2測試故轉移規律表達式如下：μA8=P1×IR6×T4μA7=P1×IR5×T4μA6=P2×C0×T4

其中T4為節拍脈沖信號。在P1條件下，當IR6=1時，T4脈沖到來時微地址寄放器的第８位μA8將置“１〞，從而將該位“０〞修改為“１〞。假如IR6=0,則μA8的“０〞狀態保持不變。μA7,μA8的修改也類似。

微地址轉移規律圖如圖A8.3QQQQQQSD°μA8SD°μA7SD°μA6DDDT2ROMROMROM

T4

P1IR6P1IR5P2C0圖A8.3

七．解：RD=M1+M3·ADD(電位信號)

WE=M3·STA（電位信號）

LDAR=M1·T2+M2·ADD·T2+M2·STA·T2+M2·JMP·T2(脈沖信號)LDIR=M1·T4(脈沖信號)

LDDR=M1·T3+M3·ADD·T3+M3·STA·T3(脈沖信號)LDAC=M2·T4+M3·ADD·T4(脈沖信號)

八．解：分布式仲裁以優先級仲裁策略為基礎。每個潛在的主方功能模塊都有自己的仲裁號和仲裁器。當它們有總線請求時，把它們唯一的仲裁號發送到共享的

仲裁。總線上，每個仲裁器將仲裁總線上得到的號與自己的號進行對比。假如仲裁總線上的號大，則它的請求不予響應，并撤消它的仲裁號。最終獲勝者的

仲裁號保存在仲