退出集成電路：是60年代初期發展起來的一種新型半導體器件。它是經過氧化、光刻、擴散、外延、蒸鋁等半導體制造工藝，把構成一定功能的電路所需的半導體管、電阻、電容等元件及它們之間的連接導線全部集成在一小片硅片上，然后封裝在一個管殼內的電子器件。其封裝外形有圓殼形、扁平形或直插式等多種。概述：上頁下頁返回第4章翻頁4.1邏輯代數運算規則數字電路的特點：1.所處理的數字信號只有兩種取值(1、0）；2.元件密度高、體積小、重量輕、可靠性高。電路抗干擾能力強；3.信息便于長期存儲，便于計算機處理。數字電路

組合邏輯電路：門組成

時序邏輯電路：觸發器組成集成電路數字集成電路模擬集成電路上頁下頁返回第4章翻頁

邏輯代數運算規則

邏輯代數又稱布爾代數，是分析與設計邏輯電路的工具。邏輯代數表示的是邏輯關系，它的變量取值只有1和0，表示兩個相反的邏輯關系。第4章上頁下頁基本運算有：乘（與）運算、加（或）運算、求反（非）運算。翻頁返回1.基本運算規則

重疊律A+A=A

A?A=A上頁下頁第4章自等律A+0=A,A?1=A翻頁返回0-1律A?0=0，A+1=1互補律A+A=1,A?A=0還原律A=A2.邏輯代數的基本定律交換律：A+B=B+A,A?B=B?A結合律：A+(B+C)=(A+B)+CA?(B?C)=(A?B)?C上頁下頁第4章

A?B=A+B，A+B=A?B反演律：翻頁分配律：A(B+C)=A?B+A?CA+B?C=(A+B)?(A+C)返回吸收定律：A+AB=A+B,A+AB=A，A（A+B）=A3.邏輯運算規則的證明方法一：用邏輯狀態表加以證明，即等號兩邊表達式的邏輯狀態表完全相等，等式成立。上頁下頁第4章翻頁返回方法二：利用已有的公式證明。如：（A+B）（A+C）=AA+AC+BA+BC=A+AC+AB+BC=A（1+C+B）+BC=A+BC上頁下頁第4章[例題4.1.1]證明AB+AC+BC=AB+AC解：AB+AC+BC=AB+AC+(A+A)BC

=AB+AC+ABC+ABC=AB+ABC+AC+ABC=AB(1+C)+AC(1+B)=AB+AC本節結束返回上頁下頁第4章問題

：如何證明AB+AC+BCD=AB+AC本節結束返回提示：利用AB+AC+BC=AB+AC上述兩個式子可以當作公式使用4.2

邏輯函數的表示和化簡4.2.1

邏輯函數的表示方法4.2.2邏輯函數的化簡法上頁下頁第4章返回概述當一組輸出變量（因變量）與一組輸入變量（自變量）之間的函數關系是一組邏輯關系時，稱為邏輯函數。一個具體的因果關系就可以用邏輯函數表示。上頁下頁第4章返回第4章上頁下頁4.2.1

邏輯函數的表示方法返回翻頁邏輯式：用基本運算符號列出輸入、輸出變量間的邏輯代數式邏輯狀態表：列出輸入、輸出變量的所有邏輯狀態

波形圖：給定輸入波形，畫出輸出波形用邏輯符號表示輸入、輸出變量間的邏輯關系邏輯圖：

注意：上述幾種表示方法相互可以轉換第4章上頁下頁返回翻頁

卡諾圖：與變量的最小項對應的按一定規則排列的方格圖

最小項是指所有輸入變量各種組合的乘積項，輸入變量包括原變量和反變量。例如，二變量A，B的最小項有四項：AB，AB,AB,AB;

三變量的最小項有八項;依此類推，n

變量的最小項有2

n

項上頁下頁返回第4章翻頁設一個三輸入變量的偶數判別電路，輸入變量為A，B，C，輸出變量為F。當輸入變量中有偶數個1時，F=1；有奇數個1時，F=0。試用不同的邏輯函數表示法來表示。[例4.2.1]輸入輸出ABCF

0001

00

1

001000

11

11000101

1110

111

1

0

三個輸入變量的最小項有23=8個，即有8個組合狀態，將這8個組合狀態的輸入，輸出變量都列出來，就構成了邏輯狀態表，如表所示。解：(1

)邏輯狀態表上頁下頁返回第4章

把邏輯狀態表中的輸入，輸出變量寫成與—或形式的邏輯表達式，將F=1的各狀態表示成全部輸入變量的與函數，并將總輸出表示成這些與項的或函數，即邏輯表達式：F=ABC+ABC+ABC+ABC翻頁輸入輸出ABCF

0001

001

0010

0011

1100

0101

1110

1111

0(2)

邏輯表達式上頁下頁返回第4章

若將邏輯表達式中的邏輯運算關系用相應的圖形符號和連線表示，則構成邏輯圖。ABCABCA

BCF111&&&&＞1若將邏輯狀態表按一定規則行列式化則構成圖下圖所示。ABC0101111000

1001011

0(卡諾圖內容見4.2.2節）翻頁(3)

邏輯圖(4)卡諾圖

為什么要化簡邏輯函數？4.2.2邏輯函數的化簡法上頁下頁第4章返回翻頁可以更方便、更直觀地分析其邏輯關系，而且在設計具體的邏輯電路時所用的元件數也會最少，從而可以降低成本，提高可靠性。邏輯函數的化簡通常有以下兩種方法：代數化簡法：就是利用邏輯代數的基本運算規則來化簡邏輯函數。*2.應用卡諾圖化簡上頁下頁第4章返回翻頁1.應用代數化簡法化簡代數化簡法的實質上頁下頁第4章返回翻頁是對邏輯函數作等值變換，通過變換使與-或表達式的與項最少，以及在滿足與項最少的條件下，每個與項的變量數最少。1.應用代數化簡法化簡化簡邏輯式子應用較多的公式：

A+1=1,AA=0

A+A=1,A+A=A

AA=A,A=AAB=A+BA+B=ABA+AB=A上頁下頁第4章返回翻頁代數化簡法中經常使用的方法：上頁下頁第4章返回翻頁1、合并項法

利用公式AB+AB=A，把兩項合并成一項。例如：2、吸收法

利用公式A+AB=A，消去多余項。例如：代數化簡法中經常使用的方法：上頁下頁第4章返回翻頁

3、消去法

利用公式A+AB=A+B，消去多余變量。例如：代數化簡法中經常使用的方法：上頁下頁第4章返回翻頁4、配項法利用公式A+A=1，可在某一與項中乘以A+A，展開后消去多余項。也可利用A+A=A，將某一與項重復配置，分別與有關與項合并，進行合并。代數化簡法中經常使用的方法：上頁下頁第4章返回翻頁配項法的例子：代數化簡法中經常使用的方法：上頁下頁第4章返回翻頁注意：上例中，如果對第2項及第4項進行配項，則化簡結果為。可見，對于一個邏輯函數可以得到不同的化簡結果，這每一個結果都是最簡的。解：Y=AB(1+C+D+E)=AB=(AB+A)+B=A+B利用A+1=1運算法則！解：Y=AB+AB=AB+A+B利用AB=A+B

運算法則！利用A+AB=A

運算法則！上頁下頁第4章返回翻頁化簡Y=AB+ABC+AB(D+E)[例題4.2.1]化簡Y=ABAB[例題4.2.2]*2.卡諾圖的表示及其化簡任何一個邏輯函數都可以表示為若干最小項之和的形式二到五變量最小項的卡諾圖AB

m0

1010

ABAB

m0

AB

m3

AB

m2

AB

m1

ABC0101111000m0m1m4m5m2m6m3m7二變量卡諾圖三變量卡諾圖m0m1m2m4m5m6m8m9m10m11m14m7m3m12m13m14ABCD0001111000011110四變量卡諾圖m2m24CDEABm0m1m3m6m7m5m4m8m9m11m10m2m14m15m13m12m25m26m27m30m31m29m28m16m24m17m19m18m22m23m21m20五變量卡諾圖第4章上頁下頁卡諾圖的表示：返回翻頁化簡步驟：●

將函數化為最小項之和的形式●

畫出表示該邏輯函數的卡諾圖●

找出可以合并的最小項●

選取化簡后的乘積項選取原則是：●

這些乘積項應包含函數式中所有的最小項●

所用的乘積項數目最少●

每個乘積項包含的因子最少第4章上頁下頁返回翻頁

卡諾圖化簡解：●畫出函數Y的卡諾圖BCA0001111001對應

AC

項：

因為AC=A（B+B）C=ABC+ABC所填入項應是

ABCABC即m4m6

為111對應AC

項：m1m3

為111對應BC

項：m2m6

為11對應BC

項：m1m5

為100●找出合并最小項1●選取化簡乘積項ACBCAB●Y=AC+BC+AB注意：找出合并最小項的方案會有多種第4章上頁返回下頁本節結束用卡諾圖化簡法將下式化簡為最簡與—

或函數式Y=AC+AC+BC+BC

[例題4.2.3]概述4.3.1TTL門電路4.3.2CMOS

門電路上頁下頁第4章4.3集成門電路返回門電路是實現一定邏輯關系的電路，是組成數字電路的基本單元，本節重點介紹集成門電路的邏輯功能及外部特性。上頁下頁第4章返回概述翻頁“與”門ABF＆F=AB“與非”門FAB＆F=AB“或非”門ABF≥1F=A+B“或”門AB≥1FF=A+B“非”門1FAF=A名稱圖形符號邏輯表達式功能說明輸入全1，輸出為1輸入有0，輸出為0輸入有1，輸出為1輸入全0，輸出為0輸入為1，輸出為0輸入為0，輸出為1輸入全1，輸出為0輸入有0，輸出為1輸入有1，輸出為0輸入全0，輸出為1復習基本門電路上頁下頁第4章返回翻頁輸入相異，輸出為1輸入相同，輸出為0其它常用門電路上頁下頁第4章返回翻頁“同或”門“異或非”ABF=1“異或”門AB=1FF=AB+AB=A+B名稱圖形符號邏輯表達式功能說明輸入相異，輸出為0輸入相同，輸出為1F=AB+AB=A+B4.3.1TTL門電路第4章上頁下頁概述返回翻頁TTL門電路：是晶體管-晶體管邏輯門電路的簡稱TTL門電路的特點：工作速度快，帶負載能力強，抗干擾性能好等。ABCR13kΩR2750ΩR4100ΩR3360ΩR53kΩT2T5T3T4F+5VT1B2B1多發射極晶體管T1

的等效電路ABCR1+5VB1B2第4章上頁下頁1.TTL與非門電路返回翻頁結構R1T1R2R4R3R5T2T3T4T5ABC+5VFB1B2A+5VBCR1工作原理設：A=0

B=1

C=1

0.3V3.6V3.6V

則：VA=0.3V

VB1=0.3+0.7=1VVB2=0.3V所以：T2、T5截止

T3、T4

導通結果：VF

=5－UBE3－UBE4

5－0.7－0.7=3.6V

拉電流第4章上頁下頁1V0.3V返回

DA導通！翻頁F=1+5VABCT1R1R2R4R3R5T2T3T4T5FVB1B2+5V+5VR1B1B2ABCVB33.6V3.6V3.6V設：A=B=C=1

即：VA=VB=

VC=3.6VVF=0.3V，F=0VF=0.3V2.1VVB3=UCE2+UBE5=0.3+0.7=1V1VT3

導通，T4

截止灌電流上頁下頁則：T2、T5飽和第4章返回實際上DA、DB、DC截止！T1集電結正偏VB1=+UBE5=2.1V0.7

UBE2+翻頁假設DA、DB、DC導通4.3V輸入懸空時相當于1結論：1.輸入不全為1時，輸出為12.輸入全為1時，輸出為0符合與非門的邏輯關系與非門邏輯狀態表CBAF00010011010101111001101111011110邏輯符號ABCFF=ABC第4章上頁下頁返回翻頁TTL與非門電路的電壓傳輸特性第4章上頁下頁返回翻頁電壓傳輸特性：描述了與非門的輸出電壓與輸入電壓之間的關系。電壓傳輸特性的測量：一個輸入端接一個可變的直流電源，其余輸入端接高電平，輸入端電壓由0逐漸增加，測量出輸出電壓隨輸入電壓的變化。ABCF+5VUIVUoTTL與非門電路的電壓傳輸特性第4章上頁下頁返回翻頁

UOUOHUOLOUOFFUONUI電壓傳輸特性的特點：當UI從0開始增加時，在一定范圍內輸出的高電平基本不變；當UI上升到一定數值后，輸出很快下降為低電平；如UI繼續增加，輸出低電平基本不變。TTL與非門電路的主要參數第4章上頁下頁返回翻頁

a.輸出高電平UOH和輸出低電平UOL

UOH：是指輸入至少有一個為低電平時的輸出高電平；

UOL：是指輸入全部為高電平時的輸出低電平；實際應用時，通常規定了UOH的下限值和UOL的上限值；如TTL與非門當UCC=5V時，UOH應大于等于2.4V；UOL

應小于等于0.4V。TTL與非門電路的主要參數第4章上頁下頁返回翻頁

b.開門電平UON和關門電平UOFF開門電平UON：是指輸出電平剛剛下降到輸出低電平的上限值時的輸入電平，為了保證與非門輸出為低電平，實際輸入電平應大于等于UON。UOUOHUOLOUOFFUONUITTL與非門電路的主要參數第4章上頁下頁返回翻頁

b.開門電平UON和關門電平UOFF關門電平UOFF：是指輸出電平剛剛上升到輸出高電平的下限值時的輸入電平，為了保證與非門輸出為高電平，實際輸入電平應小于等于UOFF。UOUOHUOLOUOFFUONUITTL與非門電路的主要參數第4章上頁下頁返回翻頁

c.輸入低電平噪聲容限UNL和輸入高電平噪聲容限UNHUNL表征了輸入低電平時允許的最大噪聲；

UNL=UOFF-UOLUNH表征了輸入高電平時允許的最大噪聲；

UNH=UOH-UONUNL和UNH越大，與非門的抗干擾的能力越強TTL與非門電路的主要參數第4章上頁下頁返回翻頁

d.扇出系數N0

是指與非門能帶同類門的最大數目，它表示與非門帶負載的能力。對TTL與非門，一般要求N0大于等于8。f.平均傳輸延遲時間tpdTpd是指輸出脈沖相對于輸入脈沖的平均傳輸延遲時間，它表明門電路的開關速度。限制了輸入脈沖的工作頻率。2.TTL三態與非門三態門的作用：如果將幾個邏輯門的輸出端都接到同一個傳輸線上，要求每一個邏輯門能在不同時刻輪流向傳輸線傳送信號，這就需要對每個邏輯門進行分時控制，這種帶有控制端的邏輯門就是三態門。上頁下頁第4章返回翻頁+5VR1R2R3R4R5B1B3T1T2T3T4T5FABENPTTL三態與非門的結構和原理DF：第三狀態高阻上頁下頁1V1VT2、T5截止第4章返回翻頁二極管D截止F=ABVB1=1VVB3=1V二極管D導通

1EN

=0時

EN=1時T3導通，T4截止0.3V三態輸出“與非”門符號上頁下頁第4章返回翻頁

上面的三態門是低電平有效，即控制端低電平時，輸出與輸入為正常的與非關系。三態門也有高電平有效的，見下圖，注意它們的區別。邏輯關系：

EN=1時：F=AB

EN=0時：F

高阻狀態ABENF△邏輯關系：

EN=0時：F=AB

EN=1時：F

高阻狀態ABENF△三態“與非”門的應用三態門接于總線，可實現數據或信號的輪流傳送上頁下頁第4章返回翻頁A1B1ENA3B3ENA2B2EN011

TTL門電路由晶體管組成，屬雙極型門電路，MOS門電路由場效應管組成，屬單極型門電路，MOS門電路是目前大規模和超大規模數字集成電路中應用最廣泛的一種。

第4章上頁下頁MOS門電路分類

NMOS電路

PMOS電路

CMOS電路4.3.2CMOS

門電路返回翻頁CMOS門電路是一種互補對稱場效應管集成電路。P溝道N溝道互補對稱結構設：A=0則：T2

導通

T1

截止0F=11設：A=1則：T1

導通

T2

截止F=0F=A1.CMOS

反相器第4章上頁下頁該電路具有反相器的功能。返回翻頁102.CMOS“與非”門電路P溝道負載管并聯N溝道驅動管串聯設：A=1，B=1則：T1T2

導通

T3T4

截止F=00設：A=0，B=1（不全為1）則：T2T3

導通

T1T4截止F=1F=AB負載管和驅動管串聯第4章上頁11下頁返回翻頁0113.CMOS“或非”門電路P溝道負載管串聯N溝道驅動管并聯設：A=0，B=000則：T3T4

導通

T1T2

截止驅動管與負載管串聯F=1設：A=0，B=1（輸入不全為零時）則：T2T3

導通

T1T4截止F=0F=A+B第4章上頁下頁返回翻頁10注意：上述分析表明，MOS“與非”門的輸入端越多，串聯的驅動管越多，導通時的總電阻就愈大，輸出低電平值將會因輸入端的增多而提高，對于MOS“或非”門因驅動管并聯，不存在這個問題，因此，MOS門電路中“或非”門用的較多。第4章上頁返回下頁本節結束

4.4.1

組合邏輯電路的分析和設計4.4組合邏輯電路4.4.2加法器4.4.3編碼器、譯碼器及數字顯示概述上頁下頁第4章返回組合邏輯電路的特點：輸出狀態只與當前的輸入狀態有關，與原輸出狀態無關。或者說，當輸入變量取任意一組確定的值以后，輸出變量的狀態就唯一地被確定。上頁下頁第4章返回翻頁把門電路按一定的規律加以組合，可以構成具有各種功能的邏輯電路，稱為組合邏輯電路。概述一.組合邏輯電路的分析步驟：

1.根據已知邏輯電路圖寫出邏輯式2.對邏輯式進行化簡3.根據最簡邏輯式列出邏輯狀態表4.根據邏輯狀態表分析邏輯功能第4章上頁下頁4.4.1組合邏輯電路的分析和設計返回翻頁分析圖示邏輯電路的功能AB＆＆＆＆FAAB

AABBABBAB

解：1.邏輯式

F=AABBAB

F=AAB+BAB

=A（A+B）+B（A+B）=AB+BA狀態表：ABF00001101110符號：ABF=13.邏輯功能：異或關系第4章上頁下頁AB返回翻頁利用AB=A+B

運算法則！利用A.A=0

運算法則！2.化簡：F=AB+AB=AB[例題4.4.1]1+UCCKATYRAB11＆＆＆+5V1001兩地控制一燈電路Y=1時：燈亮Y=0時：燈滅邏輯關系：

開關輸出燈

ABY

000

滅

011

亮

101

亮

110

滅第4章上頁下頁返回翻頁二.組合邏輯電路的設計步驟：2.根據邏輯功能列出邏輯狀態表3.根據狀態表寫出邏輯式4.對邏輯式進行化簡5.根據最簡邏輯式畫出邏輯電路圖第4章上頁下頁返回翻頁1.根據邏輯功能定義輸入、輸出變量設計一邏輯電路供三人（ABC）表決使用。每人有一電鍵，如果他贊成，就按電鍵，表示1;如果不贊成，不按電鍵，表示0。表決結果用指示燈來表示，如果多數贊成，則指示燈亮

F=1，反之則不亮F=0。解：1.列出邏輯狀態表ABCF0000010100111001011101112.寫出邏輯式對應F

為1的項有4種輸入組合F=ABC+ABC+ABC+ABC第4章上頁下頁返回翻頁00010111[例題4.4.2]3.化簡：F4.畫出邏輯電路圖第4章上頁下頁返回翻頁

=ABC+ABC+ABC+ABCF=AB+BC+AC=ABC+ABC+ABC+ABC+ABC+ABC=BC（A+A）+AC（B+B）+AB（C+C）＆＆＆≥1ABCF上例中，如果要求全部用與非門實現，則首先必須將與或表達式轉換成與非-與非表達式。轉換的方法就是利用反演律。第4章上頁下頁返回翻頁＆＆＆＆ABCF4.4.2

加法器一.半加器：只求本位相加，不計低位進位半加器邏輯狀態表(A.B:兩個相加位；

S：半加和；C：進位數；）2.邏輯關系式：S=AB+AB=ABC=AB=AB第4章上頁下頁返回翻頁ABSC0000011010101101

加法器是算術運算電路中的基本運算單元，用于二進制的加法運算。“與非”門實現3.邏輯圖“異或”門實現半加器符號ABSC∑C0第4章上頁下頁ABSC=1&ABS＆＆＆1＆C返回翻頁S=AB+AB=ABC=AB=AB二.全加器：本位相加，并考慮低位來的進位全加器的邏輯狀態表：第4章上頁下頁返回翻頁（An，Bn：兩個相加位；Cn

－1：低位來的進位數；Sn：全加和；Cn：進位數；）

An

Bn

Cn-1

Sn

Cn0000000110010100110110010101011100111111第4章上頁下頁返回翻頁AnBnCn-1Sn=AnBnCn-1++AnBnCn-1AnBnCn-1AnBnCn-1AnBnCn-1AnBnCn-1+++Cn=AnBnCn-1+2.邏輯式An

Bn

Cn-1

Sn

Cn0

0

000001

1

0

010

1

0

011

0

1

1

0

0

1

0

1

0

1

0

11

1

0

0

11

1

1

1

1AnBnCn-1AnBnCn-1++AnBnCn-1+AnBnCn-1Sn==AnBnCn-1（+AnBn）+Cn-1（AnBn+AnBn）=SCn-1+SCn-1AnBnAnBn+S=則：S=AnBn+AnBn令：，證明：AnBn+AnBnS=（=An+Bn）（An+Bn）3.化簡AnBnAnBn=+=AnAn+AnBnAnBnBnBn+AnBn=AnBn+第4章上頁下頁返回翻頁=SCn-1AnBnCn-1AnBnCn-1AnBnCn-1AnBnCn-1+++Cn==Cn-1（AnBn+AnBn）+AnBn（Cn-1+Cn-1）=Cn-1（AnBn+AnBn）+AnBnCn-1=S+AnBn=SCn-1+SCn-1=SCn-1SnS=AnBn+AnBnCn-1=S+AnBnCn第4章上頁下頁返回翻頁4.全加器邏輯圖AnBnCn-1SnCn∑∑≥1C0C01111010設：An=1，Bn=1

Cn-1=1

則：Sn=1

Cn=11AnBnCn-1SnCn∑CIC03.全加器符號第4章上頁下頁返回翻頁Cn-1=S+AnBnCn=SCn-1+SCn-1SnAnBnS=AnBn+SCC=AnBnSCn-1實現兩個四位二進制數的加法運算。

A—1101；B—1011

用四個全加器組成串聯電路C3A3B3S3S2S1S0A2A1A0B2B1B0∑∑∑∑C0CIC0CIC0CIC0CIC1C2C011011011=0=1=0=1=0=1=1=1特點：串行進位；運算速度慢；電路簡單；加法運算電路是微型機CPU中一個關鍵部件第4章上頁下頁返回翻頁1

1

0

1（A）（B）（S）+1

0

1

1

11

0

0

0[例題4.4.2]4.4.3

編碼器、譯碼器及數字顯示編碼過程1.確定二進制代碼位數：n位二進制有2

個代碼n2.列編碼表3.由編碼表寫邏輯式4.畫邏輯圖第4章上頁下頁1.編碼器：

編碼就是用二進制代碼來表示一個給定的十進制數或字符。完成這一功能的邏輯電路稱為編碼器。返回翻頁二——十進制編碼器將09用相應二進制代碼表示，稱二——十進制代碼即BCD碼～8421BCD碼編碼表：輸出輸入十進制數Y3

Y2

Y1

Y00（I0）

0

0

0

01（I1）0

0

0

12（I2）0

0

1

03（I3）0

0

1

14（I4）0

1

0

05（I5）0

1

0

16（I6）0

1

1

07（I7）0

1

1

18（I8）1

0

0

09（I9）1

0

0

1Y3=I8+I9=I8

I9Y2=I4+I5+I6+I7=I4

I5I6

I7Y1=I2+I3+I6+I7=I2

I3I6I7Y0=I1+I3+I5+I7+I9=I1

I3I5I7I9第4章上頁下頁

二進制代碼位數：四位

編碼表：邏輯式：返回翻頁S9S0S1S3S5S7S8S2S4S61357092468I0I1I2I4I5I6I7I8I9+5V1kΩ×10Y3Y2Y1Y00100I3＆＆＆＆設：輸入為4則：Y3

Y2Y1Y0

為0100第4章上頁0

邏輯圖返回翻頁設：輸入為9則：Y3

Y2Y1Y0

為1001001001下頁2.譯碼器

譯碼器也稱解碼器。它是編碼的逆過程。第4章上頁返回翻頁二進制譯碼器：將二進制碼翻譯成相應信息的電路譯碼過程（3/8譯碼器）3線——8線譯碼器2線——4線譯碼器（2/4譯碼器）4線——16線譯碼器（4/16譯碼器）1.列出譯碼器的狀態表2.由狀態表寫出邏輯式3.畫出邏輯圖下頁輸入輸出ABCY0Y1Y2Y3Y4Y5Y6Y7

0000

1111111

00110111111

01011011111

011111

0111110011110111

10111111

011

11011111101

11111111110第4章上頁下頁返回翻頁譯碼器邏輯式：Y0=ABCY1=ABCY2=ABCY3=ABCY4=ABCY5=ABCY6=ABCY7=ABC3/8譯碼器狀態表B

＆＆

＆

＆

＆

＆

＆

＆

1

1

1

A

A

B

C

C

注：輸出低電平有效第4章上頁下頁返回翻頁3/8譯碼器邏輯圖ABC11111011Y0Y1Y2Y3Y5Y6Y7101100110Y4第4章上頁下頁返回翻頁集成塊的認識——引腳圖的讀法16141210135715111392468引腳號的表示缺口（或半半圓型）朝左，缺口下面為1腳，然后逆時針標號。第4章上頁下頁返回翻頁2線-4線譯碼器CT74LS139的引腳圖16141210135715111392468CT74LS1391ST1A01A11Y01Y11Y21Y3GND+UCC2ST2A02A12Y02Y12Y22Y3第4章上頁下頁返回翻頁集成塊的認識——邏輯狀態表的閱讀和功能理解2線-4線譯碼器CT74LS139的邏輯狀態表輸入輸出使能ST選擇輸入

A1A2

Y0Y1Y2Y3功能10XX1111000111011011101101111110禁止譯碼進行譯碼（輸出低電平有效）半導體數碼管兩種接法fbecdaghfgabedch由八個發光二極管封裝而成工作電壓：1.55V工作電流：幾毫安幾十毫安～～abc

d

efgh共陰極接法+abcdefgh共陽極接法第4章上頁下頁返回翻頁3.數字顯示七段顯示譯碼器邏輯狀態表CT74LS247譯碼器+UCCfgabcedA1A2LTBIRBIA3GND16141210135715111392468A0試燈輸入端滅燈輸入端滅0輸入端LTRBIBI的作用第4章上頁下頁返回翻頁輸入輸出顯示A3A2A1A0abcdefg

0

0

0

0

0

0

0

0

0

0

10

0

0

0

1

1

00

1

1

1

1

10

0

1

1

1

0

0

0

1

1

030

0

1

0

0

0

1

0

0

1

020

1

0

0

1

0

0

1

1

0

040

1

0

1

0

1

0

0

1

0

050

1

1

0

0

1

0

0

0

0

060

1

1

1

0

0

0

1

1

1

171

0

0

0

0

0

0

0

0

0

081

0

0

1

0

0

0

0

1

0

09LTRBIBI作用顯示0×1

試燈

8××0滅燈全滅1

0

1

滅0滅01

1

1

顯0

0CT74LS247A3A2A1A0+5VLTBIabdefgcRBIc七段譯碼器與數碼管的連接圖來自計數器限流電阻試燈全滅RBILT顯示000000000001滅0顯示11111第4章上頁下頁abcdefg返回本節結束14.5.1基本RS觸發器概述4.5.2同步RS觸發器和D鎖存器4.5.3正邊沿觸發的D觸發器4.5.4負邊沿觸發的JK觸發器第4章上頁下頁4.5集成觸發器返回第4章上頁下頁集成觸發器是組成時序邏輯電路的基本部件。返回翻頁

它在某一時刻的輸出狀態不僅與該時刻的輸入信號有關,還與電路原來的輸出狀態有關。概述時序邏輯電路的特點：

觸發器分為:

RS觸發器、D觸發器、

JK觸發器和T(T’)觸發器。第4章上頁下頁

1）具有0和1兩個穩定狀態。在觸發信號作用下,可以從一種穩定狀態轉換到另一種穩定狀態。

返回翻頁2）具有記憶功能。

觸發器的狀態不僅和當時的輸入有關,而且和以前的輸出狀態有關,這是觸發器和門電路的最大區別。觸發器的特點：第4章上頁下頁返回翻頁觸發器的表示方法

由于觸發器的狀態不僅和當時的輸入有關,而且和以前的輸出狀態有關。因此在表示觸發器的狀態時，經常用：

Qn表示觸發器目前的狀態，稱為現態；

Qn+1表示觸發器下一個狀態，稱為次態。

Qn=1，Qn=0，稱為1態；

Qn=0，Qn=1，稱為0態。QQ、兩個輸出分別記為

;4.5.1

基本RS觸發器

特點：電路組成QQSR兩個輸入分別記為。SR、S、R均是低電平有效。1）兩個輸出端Q、Q的狀態相反；2）具有兩個穩定狀態：一個稱之0態（Q=0，Q=1）一個稱之1態（Q=1，

Q=0）3）若外加適當的信號，能實現兩種穩態的相互轉換。兩個與非門組成，輸出輸入交叉連接。上頁下頁第4章返回翻頁10＆＆G1G2＆G2＆G1＆G1＆G2＆G2QQQQSDRDRDSD（1）當

SD=1

RD=0

時如果

Qn

=1

Qn=0

時則

Qn+1

=0

Qn+1=1Q

從1態翻轉至

0

態如果

Qn

=0

Qn=1

時則

Qn+1

=0

Qn+1=1

時Q

維持0態不變01100011第4章上頁下頁11RD：置0端，復位端返回翻頁

工作原理基本RS觸發器1101100＆G2＆G1＆G1＆G2＆G2QQQQSDRDRDSD（2）當

SD=0RD=1時如果

Qn

=1Qn

=0時則

Qn+1

=1

Qn+1=0Q

從0態翻轉至

1態如果

Qn

=0

Qn

=1

時則

Qn+1

=1Qn+1=0Q

維持態“1”不變10101001第4章上頁下頁1111SD：置1端，或置位端返回翻頁000110＆G2＆G1＆G1＆G2＆G2QQQQSDRDRDSD（3）當

SD=1

RD=1

時如果

Qn

=1

Qn

=0

時則

Qn+1

=0

Qn+1=1如果

Qn

=0

Qn

=1

時則

Qn+1=1

Qn+1=0Q

維持1態不變Q

維持0態不變當SDRD保持高電平不變時，輸出端保持原態不變。11111100110000110011上頁下頁第4章返回翻頁SDRDQQ＆G1＆G21100則

Q

=1

Q=1此種情況1.Q與Q

不符合邏輯相反要求;2.負脈沖除去時，Q態不確定.禁止禁止禁止第4章上頁下頁返回翻頁當

SD=0

RD=0

時（4）SDRDQQ＆G1＆G2基本RS觸發器邏輯狀態轉換表SDRDQn+10

1

1

置位1

0

0

復位1

1

Qn

記憶0

0

不定

禁止符號SDRDQQSD——置位端RD——復位端第4章上頁下頁返回翻頁

在數字系統中往往要求觸發器的動作時刻和其他部件相一致，這就必須有一個同步信號，以協調觸發器和觸發器、觸發器和其他數字邏輯部件的動作。同步信號是一種脈沖信號，通常稱為時鐘脈沖。具有時鐘脈沖的觸發器稱為同步觸發器。概述上頁下頁

4.5.2

同步RS觸發器和D鎖存器第4章返回翻頁＆G3SCPR＆G4＆G1＆G2RDSDQQ同步RS觸發器（結構）上頁下頁

R與

S是數據輸入端，CP為時鐘脈沖輸入端。4.5.2

同步RS觸發器和D鎖存器第4章返回翻頁

直接置1端

直接置0端

Sd、Rd為直接置位、復位輸入端，從圖中可以看出，它們不受CP和S、R的影響，稱為異步輸入端，可以使觸發器直接置位或復位。

Sd、Rd常用來設置觸發器的初始狀態，一般應在時鐘脈沖到來之前設定。不作用時，

Sd、Rd都應設置成高電平。＆G3SCPR＆G4＆G1＆G2RDSDQQ

當CP=0時，G3、G4門被封鎖，無論S、R端加什么信號，它們輸出全是1，觸發器保持原來狀態不變。同步RS觸發器的原理上頁下頁

在CP=1時,R、S的變化才能引起觸發器的翻轉,所以同步ＲＳ觸發器為正脈沖觸發，也可叫高電平觸發。第4章返回翻頁11

C

S

R

Qn+1

0××Qn＆G3SCPR＆G4＆G1＆G2RDSDQQ011110同步RS觸發器的原理邏輯狀態轉換表

1

1

0

1

0

1

1

0

0

1

1

110Qn禁止不定上頁下頁

第4章返回翻頁1111010011010101110011

直接置1端

直接置0端注意：時鐘CP外引線靠近框處的小圓圈：同步RS觸發器的圖形符號上頁下頁第4章返回翻頁

SdRdSCPRQQC（a）SdRdSCPRQQC（b）（１）若加小圓圈，則表示ＣＰ低電平有效（圖b）；（２）若無小圓圈，則表示ＣＰ高電平有效（圖a）。CSR工作波形圖000010000000101100110110100010111110不定Q上頁下頁第4章返回翻頁C=1時：邏輯狀態轉換表S

R

Qn+11

0

10

1

00

0

Qn1

1

不定SdRdSCRQQC2.同步D鎖存器觸發方式:正脈沖（高電平）觸發特點：只有一個輸入端，僅用于鎖存數據。邏輯狀態轉換表

CP

D

Qn+1

01

11

0上頁下頁第4章返回翻頁Qn+1=D邏輯函數式（通常叫特性方程）CPQQSD＆G1＆G2＆G4＆G3RSD11０

Qn1１１０１１０0１０１０１０同步D鎖存器的圖形符號上頁下頁第4章返回翻頁SDRDQQCPDSC11DR由于上述D鎖存器的狀態只有在CP=1期間才可能改變，所以這種觸發方式是高電平觸發方式。（反之，則叫低電平觸發方式）。電平觸發方式的特點：結構簡單，動作比較快；但存在的缺點是CP=1期間，輸入狀態的變化會引起輸出狀態的變化。因此電平觸發的觸發器不能用于計數，只能用于鎖存數據。4.5.3正邊沿觸發的D觸發器所謂邊沿觸發是指觸發器的次態僅由時鐘脈沖的上升沿或下降沿來到時的輸入信號決定，在此以前或以后輸入信號的變化不會影響觸發器的狀態。正邊沿觸發：時鐘脈沖的上升沿來到時有效。負邊沿觸發：時鐘脈沖的下降沿來到時有效。邊沿觸發器的特點：邊沿觸發器的分類：上頁下頁第4章返回翻頁來一個時鐘脈沖，觸發器翻轉一次且只能翻轉一次。D

QnQn+1置1置0

Qn+1=D特性方程觸發方式：邊沿觸發型，且上升沿有效。Qn+1跟隨D

0

1

0

1

0

10

0

01

1

1

10Ｄ觸發器邏輯狀態轉換表正邊沿觸發的D觸發器上頁下頁第4章返回翻頁SDRDQQCP

DSC11DR符號注意：與電平觸發的D鎖存器符號上的區別（多了符號“∧”）

。

已知正邊沿觸發D觸發器CP和D端的波形，試畫出輸出端Q的波形。

CPDQn+1=D上頁下頁第4章返回翻頁[例題4.5.1]注意：與D鎖存器波形上的區別（Q，）。Q0Q，04.5.4負邊沿觸發的JK觸發器上頁下頁第4章返回翻頁符號JCKRDSDQQ

下圖是負邊沿JK觸發器的圖形符號，其中：（1）J、K可以有多個輸入端，它們之間是與邏輯關系。即J=J1J2…；K=K1K2…（2）Sd是直接置位端，Rd是直接復位端；（3）CP是時鐘脈沖輸入端。CP端靠近方框處有一個小圓圈，加上方框內的符號“∧”，表示CP信號C從高電平到低電平時有效，即屬負邊沿（下降沿）觸發。JK

QnQn+11

0

0

11

0

1

110

1

0

00

1

1

001

1

0

11

1

1

0Qn0

0

0

00

0

1

1Qn保持功能置1

功能置0

功能翻轉功能

Qn+1跟隨J變化JK觸發器邏輯狀態表上頁下頁第4章返回翻頁功能JK觸發器邏輯狀態簡化表第4章上頁下頁J

K

Qn+1

功能0

0

Qn

保持1

0

1

置11

1

Qn

計數（翻轉)0

1

0

置0隨J變化

返回翻頁JK觸發器的特性方程第4章上頁下頁J

K

Qn+1

功能0

0

Qn

保持1

0

1

置11

1

Qn

計數(翻轉)0

1

0

置0隨J變化

返回翻頁根據JK觸發器的邏輯狀態表，可以寫出其特性方程為：QJKQn+1

功能0

0

Qn

記憶1

0

1

置11

1

Qn

計數(翻轉)0

1

0

置0隨J變化

J

K

Qn+1

功能JK觸發器邏輯狀態簡化表：波形圖

：CPKJ上頁下頁第4章返回翻頁1RD

例題4.5.1分析圖示電路的功能

D=J+Qn

+K

Qn上頁下頁第4章返回翻頁KJC