分析芯片內部不同硬件資源對于SEU效應敏感性的問題摘要：目前星載信號處理平臺中大量使用商用芯片，但商用芯片抗輻射能力較弱，在空間環境下常出現單粒子翻轉(SingleEventUpset，SEU)，從而造成系統功能紊亂，甚至中斷。提出以星載信號處理平臺中大量使用的SRAM型FPGA為研究對象，采用故障注入的方式研究FPGA中不同硬件資源對于SEU效應的敏感性問題。根據不同資源對SEU效應表現出不同敏感性的結論，可在SRAM型FPGA的抗SEU防護上進行有針對性的設計。0引言隨著星載信號處理平臺對于信號處理能力需求的不斷提升，宇航級芯片已越來越難以滿足需求，而商用芯片相對宇航級芯片擁有更強的處理能力和更多的處理資源。所以基于商用芯片構建星載處理平臺的商用現成技術(CommercialOff-The-Shelf，COTS)成為當前衛星通信平臺設計領域的研究熱點。由于商用芯片向著高密集度、低操作電壓的方向迅速發展，使得它們在空間輻射環境下的可靠性大大降低。其中軟故障是主要故障，它是由帶電粒子和PN結相互作用引起的一種暫態故障，可造成芯片嚴重的運行錯誤[1]。所以如何彌補商用芯片本身抗輻照能力的不足是需要解決的重要問題。國內外研究機構對于星載信號處理平臺抗SEU方法目前主要分為兩類：一類是針對SEU的屏蔽，包括各種抗SEU加固結構設計、高性能抗SEU的CMOS(ComplementaryMetalOxideSemiconductor)工藝等[2]；另一類是針對SEU的修復，如動態可重構技術、編碼糾正[3]等方法。另外，由于星載平臺中包含大量的諸如FIR(FiniteImpulseResponse)濾波和FFT(FastFourierTransform)的處理過程，故近年來針對各種濾波器和信號處理算法本身抗SEU的方法研究特別廣泛，如文獻[4]、文獻[5]分別實現FIR濾波器和FFT算法的容錯技術。相對于上述研究思路，本文則重點關注芯片內部各種不同硬件資源對于SEU事件的敏感性。以星載平臺上應用廣泛的SRAM型FPGA為研究對象，通過模擬星載平臺和故障注入的實驗，根據各種資源在故障源注入后誘發系統出現功能紊亂的概率總結出各種資源對于SEU敏感性高低的結論。1SEU敏感性研究模型為驗證SRAM型FPGA不同資源對于SEU存在不同的敏感性，需要模擬星載信號處理平臺SRAM型FPGA在外部空間遭遇SEU效應的整個過程。即在地面上模擬采用SRAM型FPGA的星載信號處理平臺，模擬FPGA出現的SEU錯誤，以及將模擬的SEU錯誤注入到FPGA內部不同資源中。據此提出SEU敏感性研究的模型，如圖1所示。

根據研究模型，首先可以采用基于商用芯片的星地聯合處理平臺來模擬星載平臺，其硬件環境如圖2所示。其中CPCI(CompactPeripheralComponentInterconnect)總線用來模擬星地鏈路，星載處理板模擬星載信號處理平臺，處理板采用了多片SRAM型FPGA芯片作為實驗的測試芯片。

為調用FPGA內部資源，采用兩種功能相同但實現方式不同的功能模塊，因此可以針對兩種模塊設計顆粒度不同的實驗A和實驗B來分別進行實驗。基于功能模塊通過故障注入的方式生成模擬的SEU錯誤，在系統正常運行的情況下，將錯誤注入到平臺FPGA的功能模塊中，觀察注入前后的輸出狀態，對比兩次實驗結果，得出SEU敏感性研究的結論。2SEU敏感性實驗設計2.1基于IP核的FFT敏感性實驗設計通常星載平臺中擁有大量的FFT運算，而這些運算大都通過在FPGA中調用IP核來實現。因此以基于IP核的FFT來進行SEU敏感性實驗是合理的。SRAM型FPGA芯片由6個部分組成，其中Slice資源是可編程邏輯單元的基本邏輯單元，RAM資源是FPGA常用的硬核模塊，兩種資源都是FPGA內部廣泛分布且應用較多的資源。所以基于IP核的FFT敏感性實驗所針對的資源就是Slice和RAM。Slice資源內部主要的配置關系是邏輯關系，即“+”、“~”、“*”關系；RAM資源內部主要的配置關系是數值關系，即0、1數值關系。所以針對這兩種資源的故障注入將分別圍繞這兩種配置關系進行修改。利用FPGA_Editor查看網表文件，并對其進行修改，生成差異比特文