南京信息工程大學試卷2009－2010學年第1學期計算機組成原理 課程試卷(A卷)本試卷共頁；考試時間 分鐘；任課教師； 出卷時間2009年12月學院 專業 年級 班學號 姓名 得分一、填空題〔120分〕在由n臺計算機構成的并行計算機中，其運行程序的加速比一般都小于n，其主要緣由是 A 和 B 。程序中有不能并行的串行局部 存在通信開銷在計算機系統當中，依據應用條件和硬件資源的不同，數據傳輸方式可以承受A傳送、 B 傳送和 C 傳送三種方式。并行串行分時完成浮點加法或減法時，需要進展對階、求和、規格化和舍入等步驟，在對階時，使 A階向B 階看齊，使小階的尾數向 C 移位，每 D 移一位其階碼加1，直到兩數的階碼相等為止。小大 右右在多級存儲體系中,Cache存儲器的主要功能是

A ，虛擬存儲器的主要功能是B 。匹配CPU和主存之間的速度 匹配主存和輔存之間的速度雙端口存儲器和多模塊穿插存儲器都屬于 A 存儲器構造。但是前者承受 B技術，而后者承受 C 技術。并行 空間并行 時間并行相聯存儲器不是按地址而是按_

訪問的存儲器，其在cache中存放_

在虛擬存儲器中存放_ C 。內容 行地址表段表，頁表，快表常用的地址映象方法有 A 、 B 、組相聯映象三種。全相聯 直接相聯總線的通訊方式有 A 和同步兩種。 異步二、選擇題〔每題2分，共20分〕計算機中使用總線構造便于增減外設，同時 。 CＡ.削減了信息傳輸量 Ｂ.提高了信息傳輸速度Ｃ.削減了信息傳輸線的條數 Ｄ.三者均正確總線構造的主要優點是便于實現系統的模塊化，其缺點是 。CＡ.傳輸的地址和掌握信息不能同時消滅Ｂ.傳輸的地址和數據信息不能同時消滅Ｃ.不能同時具有兩個總線主設備Ｄ.不能同時使用多于兩個總線設備指令周期是 。DＡ.CPU從主存取出一條指令的時間Ｂ.CPU執行一條指令的時間Ｃ.時鐘周期時間Ｄ.CPU從主存取出一條指令并執行這條指令的時間組合規律掌握器和微程序掌握器的主要區分在于： 。DＡ.ALU構造不同 Ｂ.數據通路不同Ｃ.CPU存放器組織不同 Ｄ.微操作信號發生器的構成方法不同在微程序掌握器中，機器指令與微指令的關系是 。BＡ.每條機器指令由一條微指令來執行Ｂ.每條機器指令由一段微程序來解釋執行Ｃ.一段機器指令組成的程序可由一條微指令來執行Ｄ.一條微指令由假設干條機器指令組成在指令格式中，承受擴展操作碼設計方案的目的是 。C削減指令字長度增加指令字長度保持指令字長度不變而增加指令操作的數量保持指令字長度不變而增加尋址空間指令系統中承受不同尋址方式的目的主要是 。B實現存儲程序的程序掌握縮短指令長度，擴大尋址空間，提高編程敏捷性可以直接訪問外存供給擴展操作碼的可能并降低指令譯碼難度微程序掌握器中“存儲規律”是指將掌握規律存儲在 中。AROM B.RAM C.PLA D.Cache某浮點機，承受規格化浮點數表示，階碼用移碼表示〔最高位代表符號位碼表示。以下哪個數的表示不是規格化浮點數。BA.階碼：1111111 尾數：1.1000??00B.階碼：0011111 尾數：1.0111??01C.階碼：1000001 尾數：0.1111??01D.階碼：0111111 尾數：0.1000??10最早提出“存儲程序”概念的是： 。BBabbage B．V·Neumann C．Pascal D．Bell三、計算題〔1020分〕〔1〕10001101海明碼〔無步驟不得分〕K=8r=4位號:123456789101112Pi占位:p1p2b1p3b2b3b4p4b5b6b7b8p1:b1b2b4b5b7p2:p3:p4:b1b2b5b3b3b6b4b4b7b6b8b8b7p1=b1@b2@b4@b5@b7=0 @為異或p1=b1@b3@b4@b6@b7=0p1=b2@b3@b4@b8=1p1=b4@b5@b6@b7@b8=1所以海明碼為:001100011101G1=p1@b1@b2@b4@b5@b7=0G2=p2@b1@b3@b4@b6@b7=0G3=p3@b2@b3@b4@b8=0G4=p4@b4@b5@b6@b7@b8=0所以G1G2G3G4=0000經過檢驗無錯〔2〕x=-0.1101，y=0.1011，用補碼一位乘法求[x×y]=？補解[x]=11.0011，[-x]=00.1101 (用雙符號表示)補 補[y]=0.1011 (用單符號表示)補局部積 乘數yy 說明00.00000.10110+00.110100.00000.10110+00.1101yy =10，加[-x]nn+1 補00.110100.011010.1011右移一位得P100.0011010.101yy =11，右移一位得nn+1P+11.0011yy =01，加[x]nn+1 補11.01100111.10110010.10右移一位得P3+00.1101yy =10，加[-x]nn+1 補00.100000100.010000010.1右移一位得P4+11.0011yy =01，加[x]nn+1 補11.01110001最終一步不移位2即 [x×y]=1.01110001補四、綜合題〔840分〕1、請畫出三總線構造系統總線系統總線內存總線CPU內存IOP(通道)I/O總線I/O接口 ? I/O接口2、某假想機主要部件如圖1所示。其中：M——主存儲器 MBR——主存數據存放器IR——指令存放器， MAR——主存地址存放器PC一—程序計數器 R0-R3——通用存放器C，D——暫存器要求依據此數據通路圖，畫出加法指令“ADD(R)，(R)+”的執行流程圖。1 2該指令的含義是進展求和操作，源操作數地址在存放器R中，目的操作數尋址方式為自增1型存放器間址方式(先取地址后加1)。圖1 數據通路圖316220位基址存放器，416位變址存放器，1616位通用存放器，指令匯編格式中的S(源)，D(目標)都是通用mMOV(OP)AHLDA(OP)=(3C)H,MOV是傳送指令，STA為寫數指令，LDA為讀數指令。15 109 87 43 0OP—OP—目標源OP基址源變址位移量15 109 8OP基址源變址位移量STA S,MOP—目標20位地址15 10OP—目標20位地址LDA S,M〔1〕第一種指令是單字長二地址指令，RR型；其次種指令是雙字長二地址指RS型，其中S承受基址尋址或變址尋址，R由源存放器打算；第三種也是雙字二地址指令，RS型，其中R由目標存放器打算，S20位地址〔直接尋址〕打算。〔2〕處理器完成第一種指令所花的時間最短，由于是RR型指令，不需要訪問存儲器。其次種指令所花的時間最長，由于是RS型指令，需要訪問存儲器，同時要進展尋址方式的變換運算〔基址或變址，這也要時間。其次種指令的執行時間不會等于第三種指令，由于第三種指令雖也訪問存儲器，但節約了求有效地址運算的時間開銷。4、據微程序掌握器組成圖簡述工作過程指令存放器IR指令存放器IROP狀態條件?地址譯碼微地址存放器地址轉移規律微命令信號掌握存儲器 ??S字段圖3 微程序掌握器組成原理框圖工作過程取機器指令CM --取指微指令--- UIR --微指令字段- 譯碼器微命令--主存---機器指令IR轉微程序入口IR ---操作碼- 微地址形成電路---微程序入口--UAR---CM----首條微指令-- UIR執行首條微指令:UIR ----微命令字段- 譯碼器-----微命令- 操作部件取后續微指令: 微地址字段現行微地址 ---- 微地址形成電路----后續微地址---UAR 運行狀態CM----后續微指令- UIR紅色字體為箭頭上的字有一個16×161×4位的動態RAM〔芯片內是6×64構造，問：總共需要多少RAM存儲體的組成框圖。承受異步方式，如單元刷間隔不超過2ms，則刷信號周期是多少？如承受集中式