半導體行業市場分析刻蝕概覽：刻蝕是半導體器件制造中選擇性地移除沉積層特定部分的工藝。在半導體器件的整個制造過程中，刻蝕步驟多達上百個，是半導體制造中最常用的工藝之一。刻蝕工藝可分為干法刻蝕和濕法刻蝕。目前應用主要以干法刻蝕為主，市場占比90%以上。濕法刻蝕在小尺寸及復雜結構應用中具有局限性，目前主要用于干法刻蝕后殘留物的清洗。根據作用原理，干法刻蝕可分為物理刻蝕（離子銑刻蝕）和化學刻蝕（等離子刻蝕）。根據被刻蝕的材料類型，干法刻蝕則可分為金屬刻蝕、介質刻蝕與硅刻蝕，介質刻蝕、硅刻蝕廣泛應用于邏輯、存儲器等芯片制造中，合計占九成以上市場規模。刻蝕關鍵工藝：大馬士革&極高深寬比。新電子材料的集成和加工器件尺寸的不斷縮小為刻蝕設備帶來了新的技術挑戰，同時對性能的要求（刻蝕均勻性、穩定性和可靠性）越來越高。分別從邏輯器件和存儲器件的技術演進路線看刻蝕工藝應用：在28納米及以下的邏輯器件生產工藝中，一體化大馬士革刻蝕工藝，需要一次完成通孔和溝槽的刻蝕，是技術要求最高、市場占有率最大的刻蝕工藝之一。存儲器件2D到3D的結構轉變使等離子體刻蝕成為最關鍵的加工步驟。在存儲器件中，極高深寬比刻蝕是最為困難和關鍵的工藝，是在多種膜結構上，刻蝕出極高深寬比（>40:1）的深孔/深槽。刻蝕設備市場情況：微縮化+3D化，推動刻蝕用量增加；根據Gartner統計，2022年全球刻蝕設備占晶圓制造設備價值量約22%，約230億美元市場規模。刻蝕設備呈現日美廠商頭部集中、中國廠商崛起的競爭格局。刻蝕概覽刻蝕工藝：90%以上為干法刻蝕刻蝕是利用化學或者物理的方法將晶圓表面附著的不必要的材質進行去除的過程。刻蝕工藝可分為干法刻蝕和濕法刻蝕。目前應用主要以干法刻蝕為主，市場占比90%以上。濕法刻蝕在小尺寸及復雜結構應用中具有局限性，目前主要用于干法刻蝕后殘留物的清洗。濕法刻蝕可分為化學刻蝕和電解刻蝕。根據作用原理，干法刻蝕可分為物理刻蝕(離子銑刻蝕)和化學刻蝕(等離子刻蝕)。根據被刻蝕的材料類型，干法刻蝕則可分為金屬刻蝕、介質刻蝕與硅刻蝕。刻蝕工藝對比：濕法刻蝕VS物理刻蝕VS化學刻蝕目前應用中，濕法刻蝕和物理刻蝕主要用于清洗。純化學刻蝕用于光刻膠等介質材料的去除。器件主要部分的刻蝕主要采用物理化學混合的反應離子刻蝕，其中又以等離子體干法刻蝕為主導。干法刻蝕：介質刻蝕VS硅刻蝕VS金屬刻蝕按照被刻蝕材料，干法刻蝕可以分為介質刻蝕、硅刻蝕和金屬刻蝕。介質刻蝕、硅刻蝕廣泛應用于邏輯、存儲器等芯片制造中，合計占九成以上市場規模。金屬刻蝕主要是互連線及多層金屬布線的刻蝕，但隨著180nm節點開始，銅互連技術逐步取代鋁互連，金屬刻蝕應用規模快速下降，目前僅占比3%左右。邏輯器件：大馬士革刻蝕工藝大馬士革工藝一般指的是銅的大馬士革鑲嵌工藝（CuDamasceneplating），鑲嵌（damascene）一詞衍生自古代Damascus（大馬士革）工匠的嵌刻技術，故亦稱為大馬士革鑲嵌技術。此外還有雙大馬士革工藝（DualDamascene），都是應用在集成電路互聯線路的BEOL制程中。邏輯器件：雙大馬士革刻蝕工藝硅介質表面的阻擋層（barrierlayer）一般是TaN，主要起兩個作用，一是避免銅擴散到介質層中而引起器件失效；二是可以更好地粘附銅層。進一步發展出dualDamascene工藝，這里的dual是指同時形成通孔（via）和金屬（metal）兩層。DualDamascene還可進一步細分，包括trenchfirst、viafirst和self-aligned三類。邏輯器件互聯線路的BEOL制程技術路線圖在28納米及以下的邏輯器件生產工藝中，一體化大馬士革刻蝕工藝，需要一次完成通孔和溝槽的刻蝕，是技術要求最高、市場占有率最大的刻蝕工藝之一。刻蝕設備：14納米以下晶圓制造關鍵設備之一先進制程以多重模板工藝為依托從而實現更小微觀尺寸，凸顯刻蝕設備重要性。隨著集成電路芯片制造工藝的進步，線寬關鍵尺寸不斷縮小、芯片結構3D化，晶圓制造向7納米、5納米以及更先進的工藝發展。由于目前先進工藝芯片加工使用的光刻機受到波長限制，14納米及以下的邏輯器件微觀結構的加工多通過等離子體刻蝕和薄膜沉積的工藝組合——多重模板工藝來實現，使得刻蝕等相關設備的加工步驟增多。刻蝕設備：微縮化+3D化，推動刻蝕用量增加隨著工藝制程升級，刻蝕機用量也將持續攀升。14nm制程所需刻蝕步驟為65次，7nm制程所需刻蝕步驟高達140次，5nm制程所需刻蝕步驟進一步提升至160次。NAND閃存進入3D、4D時代，采用縮小單層上線寬和增加堆疊層數的方法來增加集成度，要求刻蝕技術實現更高的深寬比。刻蝕技術需要在氧化硅和氮化硅一對的疊層結構上，加工40:1到60:1的極深孔或極深的溝槽。目前，3D96層與128層閃存均已進入量產階段。從2DNAND過渡到3DNAND，刻蝕設備的投資占比顯著提升，從20%提高至50%。刻蝕設備：2022年全球刻蝕設備共計約230億美元市場規模集成電路設備包括晶圓制造設備、封裝設備和測試設備等，晶圓制造設備的市場規模約占集成電路設備整體市場規模的約80%。晶圓制造設備可以分為刻蝕、薄膜沉積、光刻、檢測、離子摻雜等品類，其中刻蝕設備、薄膜沉積、光刻設備設備是集成電路前道生產工藝中最重要的三類設備。根據Gartner統計，2022年全球刻蝕設備、薄膜沉積和光刻設備分別占晶圓制造設備價值量約22%、22%和17%，2022年全球刻蝕設備共計約230億美元市場規模。刻蝕設備競爭格局：日美廠商頭部集中，中國廠商崛起全球市場行業集中度高，技術壁壘顯著。全球刻蝕機市場長期一直被泛林半導體、東京電子、應用材料三大巨頭占據，2019年合計市場占比約90%，行業集中度高。2019年，細分介質刻蝕機市場中，東京電子處于領先地位，市占率達到52%，國內中微公司市占率也已達到3%。國內刻蝕機市場，國產廠商表現亮眼。泛林半導體依舊在國內刻蝕機市場中保持領先地位，2019年市占率52%；而國產廠商中，中微公司已占據20%市場份額，排名第二，北方華創則占據6%市場份額；中微領軍國內介質刻蝕，北方華創則領軍國內硅刻蝕。刻蝕設備重點企業分析北方華創：領軍硅刻蝕根據公司2022年年報，刻蝕裝備方面，面向12吋邏輯、存儲、功率、先進封裝等客戶，公司已完成數百道工藝的量產驗證，ICP刻蝕產品出貨累計超過2000腔；采用高密度、低損傷設計的12吋等離子去膠機已在多家客戶完成工藝驗證并量產；金屬刻蝕設備憑借穩定的量產性能成為國內主流客戶的優選機臺；迭代升級的高深寬比TSV刻蝕設備，以其優異的性能通過客戶端工藝驗證，支撐Chiplet工藝應用；應用于提升芯片良率的12吋CCP晶邊刻蝕機已進入多家生產線驗證；精準針對客戶需求，發布了雙頻耦合CCP介質刻蝕機，實現了在硅刻蝕、金屬刻蝕、介質刻蝕工藝的全覆蓋。面向6/8吋兼容的多晶硅刻蝕、金屬刻蝕、介質刻蝕和SiC、GaN等化合物刻蝕設備系列，為各類半導體器件提供刻蝕工藝全面解決方案。中微公司：領軍介質刻蝕根據公司2022年年報，公司2022年共生產付運475個CCP刻蝕反應腔，同比增長59.40%。在先進邏輯器件方面，公司的雙反應臺刻蝕機不斷完善設備性能，在國際最先進的5納米芯片生產線及下一代更先進的生產線上均實現了多次批量銷售。在存儲器件方面，公司的刻蝕設備不僅在3DNAND的生產線被廣泛應用，還成功的通過了多個動態存儲器的工藝驗證，并取得了重復訂單。公司的ICP刻蝕設備在超過20個客戶的邏輯、DRAM和3DNAND等器件的生產線上進行超過100多個ICP刻蝕工藝的量產，并持續擴展到更多刻蝕應用的驗證。截止2022年底，PrimoNanova?系列產品在客戶端安裝腔體數已達到297臺。公司在現有產品的基礎上，分別針對邏輯器件的一體化大馬士革刻蝕工藝和存儲器件的極高深寬比刻蝕技術進行技術攻關，并取得良好進展。公司針對一體化大馬士革刻蝕工藝，開發了可調節電極間距的刻蝕機，在刻蝕過程中，反應腔的極板間距可動態調節，以同時滿足通孔和溝槽刻蝕的不同工藝要求。公司自主開發了極高深比刻蝕機，該設備用400KHz取代2MHz作為偏壓射頻源，以獲得更高的離子入射能量和準直性，使得深孔及深槽刻蝕關鍵尺寸的大小符合規格。屹唐股份：積極布局干法刻蝕根據Gartner統計數據，在干法刻蝕領域，公司2020年憑借0.1%的市場占有率位居全球第十，而前三大廠商泛林半導體、東京電子及應用材料合計占有全球干法刻蝕設備領域90.24%的市場份額。公司的干法刻蝕設備主要可用于65納米