第七章半導體存儲器第1頁，課件共47頁，創作于2023年2月重點難點電路的結構特點、地址與數據的對應關系重點：

內部詳細結構、物理過程（非重點）存儲器容量的擴展分類、特點、應用場合難點：第七章半導體存儲器產生組合邏輯函數第2頁，課件共47頁，創作于2023年2月

半導體存儲器是一種能存儲大量二值數字信息的大規模集成電路，是現代數字系統特別是計算機中的重要組成部分。半導體存儲器ROMEPROM快閃存儲器PROME2PROM掩膜ROM可編程ROMRAMSRAMDRAM按存取方式來分7.1概述按制造工藝來分半導體存儲器雙極型MOS型第3頁，課件共47頁，創作于2023年2月對存儲器的操作通常分為兩類：寫——即把信息存入存儲器的過程。讀——即從存儲器中取出信息的過程。兩個重要技術指標存儲容量——存儲器能存放二值信息的多少。單位是位或比特（bit）。1K=210=1024，1M=210K=220。存儲時間——存儲器讀出（或寫入）數據的時間。一般用讀（或寫）周期來表示。第4頁，課件共47頁，創作于2023年2月7.2.1掩膜只讀存儲器（ROM）②存儲的數據不會因斷電而消失，具有非易失性。特點：①只能讀出，不能寫入；1、ROM的基本結構ROM主要由地址譯碼器、存儲矩陣和輸出緩沖器三部分組成。7.2只讀存儲器（ROM）掩模ROM：廠家把數據“固化”在存儲器中，用戶無法進行任何修改。適合大量生產，簡單，便宜，非易失性，使用時，只能讀出，不能寫入。第5頁，課件共47頁，創作于2023年2月ROM的基本結構字線位線

存儲單元可以由二極管、雙極型三極管或者MOS管構成。每個存儲單元可存儲1位二值信息（“0”或“1”）。

按“字”存放、讀取數據，每個“字”由若干個存儲單元組成，即包含若干“位”。字的位數稱為“字長”。

每當給定一組輸入地址時，譯碼器選中某一條輸出字線Wi，該字線對應存儲矩陣中的某個“字”，并將該字中的m位信息通過位線送至輸出緩沖器進行輸出。存儲器的容量＝字數×位數＝2n×m位第6頁，課件共47頁，創作于2023年2月2、二極管ROM第7頁，課件共47頁，創作于2023年2月地址譯碼器實現地址碼的與運算，每條字線對應一個最小項。地址譯碼器第8頁，課件共47頁，創作于2023年2月存儲矩陣實現字線的或運算存儲矩陣第9頁，課件共47頁，創作于2023年2月ROM的數據表地址數據A1A0D3D2D1D0000110110101101101001110制作芯片時，若在某個字中的某一位存入“1”，則在該字的字線與位線之間接入二極管，反之，就不接二極管。第10頁，課件共47頁，創作于2023年2月3、MOS管ROM地址數據A1A0D3D2D1D0000110110101101101001110ROM的點陣圖“1”“0”第11頁，課件共47頁，創作于2023年2月一次性可編程ROM（PROM）：出廠時，存儲內容全為1，用戶可根據自己的需要進行編程，但只能編程一次。總體結構與掩模ROM一樣，但存儲單元不同。7.2.2可編程的只讀存儲器ROM的編程是指將信息存入ROM的過程。UCC字線Wi位線Di熔絲熔絲型PROM的存儲單元第12頁，課件共47頁，創作于2023年2月第13頁，課件共47頁，創作于2023年2月W0D70AWARVCC11、數據寫入例：將W0=01111111寫入①輸入地址碼0000，使W0=1，(選中該組存儲單元)②在D7端加高壓脈沖(20V)，使穩壓管DZ導通，寫入放大器AW導通，輸出呈低電平、低內阻狀態，有大電流流過熔斷絲，將其熔斷。I大2、數據讀出輸入地址碼0000，使W0=1，數據端不加電壓，AR工作，輸出數據讀出時，AR輸出的5V高電平不足以使DZ導通，AW不工作工作原理只能寫入一次，不能滿足經常修改存儲內容的需要第14頁，課件共47頁，創作于2023年2月7.2.3可擦除的可編程只讀存儲器（EPROM）一、紫外線擦除可編程ROM（UVEPROM）總體結構與掩模ROM一樣，但存儲單元不同.UVEPROM采用浮柵技術，可通過紫外線照射而被擦除，可重復擦除上萬次。第15頁，課件共47頁，創作于2023年2月第16頁，課件共47頁，創作于2023年2月第17頁，課件共47頁，創作于2023年2月FlashMemory也是采用浮柵型MOS管，存儲器中數據的擦除和寫入是分開進行的，數據寫入方式與EPROM相同，一般一只芯片可以擦除/寫入100萬次以上。E2PROM也是采用浮柵技術，用電擦除，可重復擦寫100次，并且擦除的速度要快的多。E2PROM的電擦除過程就是改寫過程，它具有ROM的非易失性，又具備類似RAM的功能，可以隨時改寫。二、電可擦除可編程ROM（E2PROM）三、快閃存儲器（FlashMemory）第18頁，課件共47頁，創作于2023年2月

7.3隨機存取存儲器（RAM）②斷電后存儲的數據隨之消失，具有易失性。特點：①可隨時讀出，也可隨時寫入數據；根據存儲單元工作原理不同，分為靜態RAM和動態RAM靜態SRAM:

優點:數據由觸發器記憶，只要不斷電，數據就能永久保存缺點:存儲單元所用的管子數目多,功耗大,集成度受到限制動態DRAM:優點:存儲單元所用的管子數目少,功耗小,集成度高缺點:為避免存儲數據的丟失,必須定期刷新第19頁，課件共47頁，創作于2023年2月一、SRAM的基本結構7.3.1、靜態隨機存儲器(SRAM)由存儲矩陣、地址譯碼器、讀/寫控制電路三部分組成.SRAM的基本結構圖CS稱為片選信號。

CS=0時，RAM工作；

CS=1時，所有I/O端均為高阻狀態，不能對RAM進行讀/寫操作。R/W稱為讀/寫控制信號。

R/W=1時，執行讀操作；

R/W=0時，執行寫操作。雙向箭頭表示一組可雙向傳輸數據的導線第20頁，課件共47頁，創作于2023年2月××××××××××××××××××××××××××××××××××××列地址譯碼器讀/寫控制讀/寫控制讀/寫控制讀/寫控制I/O1I/O2I/O3I/O4………………&&R/WCS

行地址譯碼器A0A1A2A9A3A4A8X0X1X63Y0Y1Y151024×4位RAM(2114)結構圖Y0…2114RAM第21頁，課件共47頁，創作于2023年2月存儲容量210字×4位/字=1024×4=4096位R/W=0，輸入一組地址碼，則相應存儲單元中的數據從I/O3~I/O0被寫入。CS=0時選中該片I/O0I/O1I/O2I/O3CSR/WA0A1A92114…CS=1時未選中該片，數據不能讀出或寫入，I/O端呈高阻態2114——1024×4位RAMR/W=1，輸入一組地址碼，則相應存儲單元中的數據從I/O3~I/O0被讀出。第22頁，課件共47頁，創作于2023年2月SRAM2114的功能工作方式CS*R/W*I/O4～I/O1未選中讀操作寫操作100×10高阻輸出輸入第23頁，課件共47頁，創作于2023年2月2、SRAM靜態存儲單元UDDV4V2QQV1V3V5V6V7V8I/OI/O列選線Y行選線X存儲單元位線D位線D(a)六管NMOS存儲單元基本SR觸發器無論讀出還是寫入操作，都必須使行選線X和列選線Y同時為“1”.UDDV4V2V6V5V1V3V7V8YI/OI/O位線D位線DX(b)六管CMOS存儲單元PMOS管第24頁，課件共47頁，創作于2023年2月7.3.2、動態隨機存儲器(DRAM)V4V3V1V2V7V8YDD位線D位線DC1C2CO1CO2QQ預充脈沖V5V6X存儲單元UC1UC2UCC四管動態MOS存儲單元

動態MOS存儲單元利用MOS管的柵極電容來存儲信息，但由于柵極電容的容量很小，而漏電流又不可能絕對等于0，所以電荷保存的時間有限。為了避免存儲信息的丟失，必須定時地給電容補充漏掉的電荷。通常把這種操作稱為“刷新”。刷新之間的時間間隔一般不大于20ms。

動態MOS存儲單元有四管電路、三管電路和單管電路等。第25頁，課件共47頁，創作于2023年2月V4V3V1V2V7V8YDD位線D位線DC1C2CO1CO2QQ預充脈沖V5V6X存儲單元UC1UC2UCC四管動態MOS存儲單元寫入數據：D=1時，C2充電，寫入Q=1；D=0時，C1充電，寫入Q=0。X=Y=“1”01101001讀出數據：Q=0時，讀出D=0；Q=1時，讀出D=1；X=Y=“1”10CO1、CO2預充電01第26頁，課件共47頁，創作于2023年2月①寫入信息時，字線為高電平，VT導通，位線上的數據經過VT存入CS。②讀出信息時，字線為高電平，VT管導通，這時CS經VT向CO充電，使位線獲得讀出的信息。這是一種破壞性讀出。因此每次讀出后，要對該單元補充電荷進行刷新，同時還需要高靈敏度讀出放大器對讀出信號加以放大。單管動態MOS存儲單元字選線位線D(數據線)CO輸出電容VTCS存儲電容第27頁，課件共47頁，創作于2023年2月7.4存儲器容量的擴展位擴展可以用多片芯片并聯的方式來實現①各地址線、讀/寫線、片選信號對應并聯；②各芯片的I/O口作為整個RAM輸入/出數據端的一位。1、位擴展方式－－增加I/O端個數用1024×1位的RAM擴展為1024×8位RAM－－八片第28頁，課件共47頁，創作于2023年2月2、字擴展方式－－增加地址端個數例：用256×8位的RAM擴展為1024×8

位RAM。分析：N=4256＝28，每片有8條地址線；1024＝210，需要10條地址線；

所以，需要增加2條高位地址線來控制4片分別工作，即需要一個2-4線譯碼器。字擴展可以利用外加譯碼器控制芯片的片選(CS)輸入端來實現①各片RAM對應的數據線、讀/寫線對應并聯；②低位地址線也并聯接起來；③要增加的高位地址線通過譯碼器譯碼，將其輸出分別接至各片的片選控制端。第29頁，課件共47頁，創作于2023年2月用256×8位的RAM擴展為1024×8位RAM的系統框圖第30頁，課件共47頁，創作于2023年2月第31頁，課件共47頁，創作于2023年2月…A0A1…A9

I/O0I/O1I/O2I/O32114（1）CSR/WI/O0I/O1I/O2I/O3A0A1…A9

…I/O0I/O1I/O2I/O32114（2）CSR/WA0A1…A9

…I/O0I/O1I/O2I/O32114（4）CSR/W…A0A1…A9

R/WY0Y1Y2Y3A10A11A0A12-4線譯碼器將(1024×4位)擴展成(4096×4位)的RAM第32頁，課件共47頁，創作于2023年2月7.5用存儲器實現組合邏輯函數原理：地址相當于輸入變量數據相當于輸出變量000101011011100110111100任何形式的組合邏輯函數均能通過向ROM中寫入相應的數據來實現。多輸出組合邏輯函數的真值表第33頁，課件共47頁，創作于2023年2月用存儲器設計組合邏輯電路步驟1、進行邏輯抽象，得出所設計組合邏輯電路的邏輯真值表2、選擇存儲器芯片。芯片的地址輸入端等于輸入變量數，芯片的數據輸出端等于輸出函數的數目。3、若一片存儲器芯片的地址輸入端數或數據輸出端數達不到上述要求，可采用字、位擴展的方法將多片存儲器芯片組和成一個符合要求的存儲器。4、將輸入變量接至存儲器的地址輸入端，取存儲器的輸出端作為函數輸出端，并從函數的真值表得到與之對應的存儲器數據表。5、將得到的數據表寫入存儲器中，就得到了所設計的組合邏輯電路。第34頁，課件共47頁，創作于2023年2月[例7.5.1]試用ROM設計一個八段字符顯示譯碼器（帶小數點）輸入輸出字形DCBAabcdefgh00001111110100001011000011001011011011200111111001130100011001114………110000011010c110101111010d111011011110e111110001110f解：電路要求4位輸入，8位輸出，故選用4位地址線，8位數據線的ROM。用掩模ROM實現畫出存儲矩陣的連接圖（有二極管表示0）A3A2A1A0W0W1…………W154-16線譯碼器1EN1ENEN…D0D7DCBA(a)(h)第35頁，課件共47頁，創作于2023年2月第36頁，課件共47頁，創作于2023年2月例2：試用ROM產生如下的一組多輸出邏輯函數。解：電路要求4位輸入，4位輸出，故選用4位地址線，4位數據線的ROM。為得真值表，先將邏輯式化為最小項之和的形式第37頁，課件共47頁，創作于2023年2月ABCDY1Y2Y3Y400000000000100000010100100111000010000100101000001101100011111001000000010010000101001001011000011000000110100001110011011110001用掩模ROM實現畫出存儲矩陣的連接圖（有二極管表示1）ABCDD3(Y4)D0(Y1)A3A2A1A0W0W1………….W154-16線