2、掌握用中規(guī)模集成組合邏輯芯片設計組合邏輯電路的方法。要求用三種方法設計一個三人多數(shù)表決電路。要求自擬實驗步驟,用所給芯片實現(xiàn)電路。設按鍵同意燈亮為輸入高電平（邏輯為1）,否則,不按鍵同意為輸入低電平（邏輯為0）。輸出邏輯為1表示贊成；輸出邏輯為0表示表示反對。根據(jù)題意和以上設定，列邏輯狀態(tài)表如表19－１。表19—1ＡＢＣF0000001001000１11１000１０1111011111由邏輯狀態(tài)表可知,能使輸出邏輯為1的只有四項:第４、6、7、8項.故,表決器的輯邏表達式應是:從化簡后的邏輯表達式可知，前一項括號中表達的是一個異門或關系。因此，作邏輯圖如下。圖19—1三人表決電路經(jīng)常用來設計組合邏輯電路的MSI芯片主要是：譯碼器和數(shù)據(jù)選擇器。設計步驟前幾,寫出的邏輯函數(shù)表達式可以不化簡,直接用最小項之和的形式選擇合適的器件，并且畫出原理圖實現(xiàn)。四、實驗設備與器件實驗器件：74LＳ０0、7４LＳ20、74LS1３8、74LS153等.五、實驗報告要求實驗二十序列脈沖檢測器的設計一、設計目的1、學習時序邏輯電路的設計與調試方法.２、了解序列脈沖發(fā)生器和序列脈沖檢測器的功能區(qū)別及設計方法。二、設計要求及技術指標1、設計一個序列脈沖檢測器,當連續(xù)輸入信號１10時,該電路輸出為1,否則輸出為０。2、確定合理的總體方案。對各種方案進行比較,以電路的先進性、結構的繁簡、成本的高低及制作的難易等方面作綜合比較.自擬設計步驟，寫出設計過程，選擇合適的芯片，完成畫出電路圖。3、組成系統(tǒng)。在一定幅面的圖紙上合理布局,通常是按信號的流向,采用左進出右的規(guī)律擺放各電路,并標出必要的說明。注意:還需設計一個序列脈沖產(chǎn)生器，作為序列脈沖檢測器的輸入信號.4、用示波器觀察實驗中各點電路波形，并與理論值相比較，分析實驗結論。三、設計說明與提示圖２0—１串行輸入序列脈沖檢測器原理框圖。它的功能是：對輸入信號X逐位進行檢測,若輸入序列中出現(xiàn)“110”,當最后的“0”在輸入端出現(xiàn)時，輸出Z為“1"；若隨后的輸出信號序列仍為“1１0”,則輸出端Z仍為“1"。其他情況下,輸出端Z為“0”。其輸入輸出關系如下：時鐘ＣP12345678輸入X011０111０CPXZ輸出Z００010０01CP序列檢測器QDQCQBQA十進制計數(shù)CP圖20-1串行輸入序列脈沖檢測器原理框圖調試要點：１、分塊調試,即先調試出序列脈沖產(chǎn)生器的電路,再調試序列脈沖檢測器的電路.2、序列脈沖產(chǎn)生器和序列脈沖檢測器應保證同步。脈沖發(fā)生器電路的形式很多,為使電路簡單化，可以用十進制計數(shù)器的最高位作為輸出。四、實驗設備與器件本實驗的設備和器件如下:實驗設備:數(shù)字邏輯實驗箱、雙蹤示波器、邏輯筆,萬用表及工具;實驗器件:7４LS00、７4LS１12、74LS290、555定時器和電阻電容若干.四、設計報告要求1、畫出總體原理圖及總電路框圖。2、單元電路分析.3、測試結果及調試過程中所遇到的故障分析。61實驗十一多路智力搶答裝置一、實驗目的1、學習數(shù)字電路中Ｄ觸發(fā)器、分頻電路、多諧振蕩器、CＰ時鐘脈沖源等單元電路的綜合運用。2、熟悉多路智力搶答裝置的工作原理。3、了解簡單數(shù)字系統(tǒng)實驗、調試及故障排除方法.二、實驗原理圖１1—１為供四人用的智力搶答裝置線路，用以判斷搶答優(yōu)先權。圖11-1智力搶答裝置原理圖７4ＬS１75,它具有公共置０端和公共CP端,引腳排列見附錄；F為雙圖中Ｆ為四D觸發(fā)器124輸入與非門７4LS20;F是由７4ＬＳ00組成的多諧振蕩器;Ｆ是由７4ＬS74組成的４四分頻3電路,Ｆ、Ｆ組成搶答電路中的CＰ時鐘脈沖源4，搶答開始時，由主持人清除信號,按下復3位開關Ｓ,74ＬＳ1７５的輸出Q~Q全為０，所有發(fā)光二極管LED均熄滅，當主持人宣布“搶１4答開始"后,首先作出判斷的參賽者立即按下開關,對應的發(fā)光二極管點亮，同時,通過與非門F送出信號鎖住其余三個搶答者的電路,不再接受其它信號，直到主持人再次清除信號為２止。三、實驗設備與器件+1、5V直流電源;２、邏輯電平開關;3、邏輯電平顯示器;4、雙蹤示波器;5、數(shù)字頻率計；６、直流數(shù)字電壓表;７、74LS17５、７4LS2０、74LＳ74和74LS0０．62四、實驗內容與步驟1、測試各觸發(fā)器及各邏輯門的邏輯功能.2、圖11—1接線，搶答器顯示器。3、斷開搶答器電路中CＰ脈沖源電路,單獨對多諧振蕩器F及分頻器F進行調試，調五個開關接實驗裝置上的邏輯開關、發(fā)光二極管接邏輯電平3４整多諧振蕩器10K電位器4、試搶答器接通+5電源，CP端接實驗(1)搶答開始前,開關K、K、K、K均置“0”，準備搶答,將開關S置“0",發(fā)光二極管，使其輸出脈沖頻率約4KHz,觀察F及F輸出波形及測試其頻率。34電路功能裝置上連續(xù)脈沖源，取重復頻率約１ＫＨz。123４全熄滅,再將Ｓ置“1"。搶答開始,K、K、K、，K某一開關置“1”,觀察發(fā)光二極管的亮、光二極的亮、滅有否改變.(２)重復(1)的內容,改變K、Ｋ、Ｋ、K任一個開關狀態(tài)，觀察搶答器的工作情況。12３4滅情況，然后再將其它三個開關中任一個置“1＂，觀察發(fā)1234（3)整體測試斷開實驗裝置上的連續(xù)脈沖源，接入Ｆ及F,再進行實驗。34五、實驗預習要求若在圖11—1電路中加一個計時功能,要求計時電路顯示時間精確到秒,最多限制為２分鐘，一旦超出限時,則取消搶答權,電路如何改進.六、實驗1、分析智力搶答裝置各部分功能及工作原理.總結數(shù)字系統(tǒng)的設計、調試方法．3、分析實驗中出現(xiàn)的故障及解決辦法。報告2、63

１、學習數(shù)字電路中JK觸發(fā)器、時鐘發(fā)生器及計數(shù)、譯碼顯示等單元電路的綜合應用。2、學習電子秒表的調試方法。為三進制計數(shù)器,圖1２-2為三進保持狀態(tài),0１狀態(tài)為電子秒表清零狀態(tài),注意:調試的時候先對JK觸發(fā)器清零.2、時鐘發(fā)生器圖12-1電子秒表原理圖Ⅱ為用555定時器構成的多諧振蕩器，是一種性能較好的時鐘源。調圖12—1中單元節(jié)電位器R,使在輸出端３獲得頻率為5０HZ的矩形波信號，當ＪK觸發(fā)器Q2=１時，門5W開啟,此時50Ｈ脈沖信號通過門５作為計數(shù)脈沖加于計數(shù)器①的計數(shù)輸入端ZCＰ。211000110圖12-2JK觸發(fā)器組成的三進制狀態(tài)轉圖12-374LS90引腳排列4、計數(shù)及譯碼顯示二-五—十進制加法計數(shù)器７4LＳ9０構成電子秒表的計數(shù)單元,如圖１2—１中單元Ⅲ所示。其中計數(shù)器①接成五進制形式，對頻率為50HZ的時鐘脈沖進行五分頻,在輸出端Q取得周期為０。１S的矩形脈沖,作為計數(shù)器②的時鐘輸入.計數(shù)器②及計數(shù)器③接成83４2１碼十進制形式,其輸出端與實驗裝置上譯碼顯示單元的相應輸入端連接，可顯示０。1~０。9秒;1~９。9秒計時。７4LS90是異步二—五—十進制加法計數(shù)器，它既可以作二進制加法計數(shù)器，又可以作五進制和十進制加法計數(shù)器。圖１２-3為7４ＬS90引腳排列，表12—1為功能表。表1２-1輸入置９時鐘輸出清0功能QQQＱ3２１0Ｒ(１)、Ｒ0Ｓ(1）、S(2)CPCP9912(2)00××011××0０0０清00××011××１0０1置９↓1Ｑ輸出二進制計數(shù)01↓QQQ輸出五進制計數(shù)321QQQＱ輸出8十進制計數(shù)４21BCD碼０×0×↓Q3２10A×0×０ＱQQQ輸出54十進制計數(shù)２1BCＤ碼Q↓D032111不變保持通過不同的連接方式，7４LS90可以實現(xiàn)四種不同的邏輯功能；而且可還借助R（1)、０Ｒ（２）對計數(shù)器清零，借助Ｓ(１)、S(2）將計數(shù)器置９.其具體功能詳述如下：０９９(１)計數(shù)脈沖從ＣP輸入,Q作為輸出端0,為二進制計數(shù)器。1(２)計數(shù)脈沖從CP輸入，QQＱ作為輸出端，為異步五進制加法計數(shù)器。3２１2（3）若將CP和Q相連,計數(shù)脈沖由CP輸入,Q、Ｑ、Ｑ、Q作為輸出端2,則構成異步20１3108421碼十進制加法計數(shù)器。（4）若將CＰ與Q相連，計數(shù)脈沖由CP輸入，Q、Q、Ｑ、Q作為輸出端0,則構成異13２３2１步二五混合進制計數(shù)器。（5)清零、置9功能。1）異步清零當Ｒ（１）、R(２)均為“１”;S(1)、S(2）中有“０"時,實現(xiàn)異步清零功能，即QQQ90０9321Ｑ=000０。02)置9功能當Ｓ(1)、S（2)均為“１”；R（1)、R（2）中有“０0"時，實現(xiàn)置9功能，即Ｑ３990QQQ=1001．三、實驗設備2105V1、+直流電源;2、雙蹤示波器;3、直流數(shù)字電壓表;4、數(shù)字頻率計;５、單次脈沖源;6、連續(xù)脈沖源;7、邏輯電平開關;8、邏輯電平顯示器；9、譯碼顯示器;10、74LＳ00×２、55５×１、74LS90×3和74LS1１2、電位器、電內容與步驟由于實驗電路中使用器電路邏輯清阻和電容若干。四、實驗件較多，實驗前必須合理安排各器件在實驗裝置上的位置，使楚,接線較短。實驗時,應按照實驗任務的次序，將各單元電路逐個進行接線和調試,即分別測試基本鐘發(fā)生器及計數(shù)器的邏輯功能，待各單元電路工作正常后,再將有關電路逐級連接起來進行測試……，直到測試電子秒表整個電路的功能。這樣的測試方法有利于檢查和排除故障,保證實驗順利進行。控制電路(JK觸發(fā)器）的測試方法為：加三個單脈沖,看是否完成類似圖12—2的三個有效狀態(tài)的一次循環(huán)。2、時鐘發(fā)生器的測試測試方法參考實驗十五，用示波器觀察輸出電壓波形波頻率為50Ｈz3、計數(shù)器的測試(1)計數(shù)器①接成五進制形式，R(1）、R(２）、ＣＰ接單次脈沖源，CＰ接高電平“1”,Q~Q接實驗設備RS觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器、時1、測試形并測量其頻率,調節(jié)Ｒ,使輸出矩WS（１）、S(2）接邏輯開關輸出插口，OO9９上譯碼顯示輸入端Ｄ、C、Ｂ、A,2130按表12-1測試其邏輯功能，記錄之。(2)計數(shù)器②及計數(shù)器③接成8421碼十進制形式,同內容(1）進行邏輯功能測試。記錄之.(3）將計數(shù)器①、②、③級連,進行邏輯功能測試。記錄之。66

4、電子秒表的整體測試各單元電路測試正常后，按圖12—1把幾個單元電路連接起來,進行電子秒