多諧振蕩器原理與電路分析第一頁，共五十三頁，編輯于2023年，星期日多諧振盪器的結(jié)構(gòu)無穩(wěn)態(tài)多諧振盪器(astablemultivibrator)單穩(wěn)態(tài)多諧振盪器(monostablemultivibrator)雙穩(wěn)態(tài)多諧振盪器(bistablemultivibrator)第二頁，共五十三頁，編輯于2023年，星期日無穩(wěn)態(tài)多諧振盪器無穩(wěn)態(tài)多諧振盪器是不需要外加觸發(fā)信號就能發(fā)生振盪，屬於自激式多諧振盪器。單穩(wěn)態(tài)多諧振盪器與雙穩(wěn)態(tài)多諧振盪器是需要外加觸發(fā)信號才能發(fā)生振盪這是重點部分第三頁，共五十三頁，編輯于2023年，星期日無穩(wěn)態(tài)多諧振盪器基本電路圖電晶體式第四頁，共五十三頁，編輯于2023年，星期日無穩(wěn)態(tài)多諧振盪器原理說明(1)RB1、RC2與CB1形成電晶體Q1的順向電壓，RB2、RC1與CB2形成電晶體Q2的順向電壓，所以電晶體Q1、Q2皆會導通。當電源接上的瞬間第五頁，共五十三頁，編輯于2023年，星期日無穩(wěn)態(tài)多諧振盪器的波形第六頁，共五十三頁，編輯于2023年，星期日無穩(wěn)態(tài)多諧振盪器原理說明(2)當電晶體Q1、Q2皆導通時，基極電流會向CB1、CB2充電。假設β1是電晶體Q1的電流增益，β2是電晶體Q1的電流增益，且β1＞β2第七頁，共五十三頁，編輯于2023年，星期日無穩(wěn)態(tài)多諧振盪器原理說明(3)此時IC1＞IC2→VC1＜VC2→VB1＞VB2→IB1＞IB2→IC1＞IC2如此循環(huán)下去，終會讓電晶體Q1飽和，VCE1≒0V、電晶體Q2截止VCE1≒VCC第八頁，共五十三頁，編輯于2023年，星期日無穩(wěn)態(tài)多諧振盪器原理說明(3-1)當電源接上時(1)第九頁，共五十三頁，編輯于2023年，星期日無穩(wěn)態(tài)多諧振盪器原理說明(3-2)當電源接上時(2)第十頁，共五十三頁，編輯于2023年，星期日無穩(wěn)態(tài)多諧振盪器原理說明(4)由於電晶體Q1飽和，即VCE1=0.2V，所以儲存在電容器CB2的電壓對於電晶體

Q2而言

，仍然形成逆向偏壓，所以電晶體Q2會持續(xù)截止，即VCE2=VCC。當電晶體Q1飽和時第十一頁，共五十三頁，編輯于2023年，星期日無穩(wěn)態(tài)多諧振盪器原理說明(4-1)而電容器CB2上的電壓會經(jīng)過電晶體Q1、電源VCC與RB2向CB2做逆向充電，此時VB2↑→IB2↑→IC2↑→VC2↓→VB1↓→IB1↓→IC1↓→VC1↑→VB2↑，如此循環(huán)下去，經(jīng)過T1秒之後

第十二頁，共五十三頁，編輯于2023年，星期日無穩(wěn)態(tài)多諧振盪器原理說明(4-2)電容器CB2上的電壓將形電晶體成Q2的順向偏壓終會讓電晶體Q1截止，電晶體Q2飽和T1=0.693*RB2*CB2

第十三頁，共五十三頁，編輯于2023年，星期日無穩(wěn)態(tài)多諧振盪器原理說明(4-3)第十四頁，共五十三頁，編輯于2023年，星期日無穩(wěn)態(tài)多諧振盪器原理說明(4-4)第十五頁，共五十三頁，編輯于2023年，星期日無穩(wěn)態(tài)多諧振盪器原理說明(4-5)第十六頁，共五十三頁，編輯于2023年，星期日無穩(wěn)態(tài)多諧振盪器原理說明(5)由於電晶體Q2飽和，即VCE1=0V，所以儲存在電容器CB1的電壓對於電晶體

Q1而言

，仍然形成逆向偏壓，所以電晶體Q1會持續(xù)截止，即VCE1=VCC。當電晶體Q2飽和時第十七頁，共五十三頁，編輯于2023年，星期日無穩(wěn)態(tài)多諧振盪器原理說明(5-1)而電容器CB1上的電壓會經(jīng)過電晶體Q2、電源VCC與RB1向CB1做逆向充電，此時VB1↑→IB1↑→IC1↑→VC1↓→VB2↓→IB2↓→IC2↓→VC2↑→VB1↑，如此循環(huán)下去，經(jīng)過T2秒之後

第十八頁，共五十三頁，編輯于2023年，星期日無穩(wěn)態(tài)多諧振盪器原理說明(5-2)電容器CB1上的電壓將形電晶體成Q1的順向偏壓終會讓電晶體Q2截止，電晶體Q1飽和T2=0.693*RB1*CB1

第十九頁，共五十三頁，編輯于2023年，星期日無穩(wěn)態(tài)多諧振盪器原理說明(5-3)第二十頁，共五十三頁，編輯于2023年，星期日無穩(wěn)態(tài)多諧振盪器原理說明(5-4)第二十一頁，共五十三頁，編輯于2023年，星期日無穩(wěn)態(tài)多諧振盪器原理說明(5-5)第二十二頁，共五十三頁，編輯于2023年，星期日無穩(wěn)態(tài)多諧振盪器結(jié)論(1)當電源接上時的瞬間使電晶體Q1飽和，

Q2截止經(jīng)過T1秒之後，使電晶體Q1截止，

Q2飽和第二十三頁，共五十三頁，編輯于2023年，星期日無穩(wěn)態(tài)多諧振盪器結(jié)論(2)再經(jīng)過T2秒之後，又使電晶體Q1飽和

Q2截止如此持續(xù)下去，產(chǎn)生振盪第二十四頁，共五十三頁，編輯于2023年，星期日T=T1+T2=0.693*(RB2CB2+RB1CB1)≒1.4RBCB(設RB1=RB2=RB，CB1=CB2=CB)輸出頻率F=1/T=1/1.4RBCB無穩(wěn)態(tài)多諧振盪器週期公式第二十五頁，共五十三頁，編輯于2023年，星期日OPA組成無穩(wěn)態(tài)多諧振盪器OPA的無穩(wěn)態(tài)第二十六頁，共五十三頁，編輯于2023年，星期日OPA與R1、R2

組成史密特觸發(fā)器（R1與R2形成正回授網(wǎng)路）負回授網(wǎng)路則由R、C分壓所組成OPA組成無穩(wěn)態(tài)多諧振盪器(1)第二十七頁，共五十三頁，編輯于2023年，星期日剛接上電源時，電容器C未充電，所以OPA之反相輸入端電壓V-=VC=0V，故輸出電壓VO為正飽和電壓；此時輸出電壓經(jīng)R開始C充電。OPA組成無穩(wěn)態(tài)多諧振盪器(2)第二十八頁，共五十三頁，編輯于2023年，星期日當電容電壓VC大於OPA非反相輸入端之電壓（V+）

V+=VU=VO+（sat）*R2/R1+R2（上限觸發(fā)電壓）時，VO即迅速轉(zhuǎn)變?yōu)樨擄柡碗妷海藭r之V+變?yōu)?/p>

V+=VL=VO-（sat）*R2/R1+R2（下限觸發(fā)電壓）OPA組成無穩(wěn)態(tài)多諧振盪器(3)第二十九頁，共五十三頁，編輯于2023年，星期日OPA組成無穩(wěn)態(tài)多諧振盪器(4)由於VO為負飽和電壓，所以電容器開始經(jīng)由R向OPA之輸出端放電（亦可稱為逆向充電）；當電容電壓VC較V+(=VL)為低（負）的電壓時，VO即又迅速轉(zhuǎn)變?yōu)檎柡碗妷骸Ｈ绱诉L而復始。第三十頁，共五十三頁，編輯于2023年，星期日OPA組成無穩(wěn)態(tài)多諧振盪器的波形第三十一頁，共五十三頁，編輯于2023年，星期日OPA組成無穩(wěn)態(tài)多諧振盪器的公式第三十二頁，共五十三頁，編輯于2023年，星期日史密特觸發(fā)閘組成無穩(wěn)態(tài)多諧振盪器數(shù)位IC式的無穩(wěn)態(tài)(1)第三十三頁，共五十三頁，編輯于2023年，星期日當剛接上電源時，由於電容器C沒有充電，所以VC=0V，故VO=VOH。輸出電壓（VOH）經(jīng)R向C充電，電容電壓VC逐漸上升，當VC＞VU，輸出轉(zhuǎn)態(tài)為VOL史密特觸發(fā)閘組成

無穩(wěn)態(tài)多諧振盪器(1)第三十四頁，共五十三頁，編輯于2023年，星期日3.由於VC＞VOL，所以電容器開始經(jīng)R向輸出端放電，直到VC＜VL，

.輸出又轉(zhuǎn)態(tài)為VOH。4.如此(2),(3)向循環(huán),週而復始.史密特觸發(fā)閘組成

無穩(wěn)態(tài)多諧振盪器(2)第三十五頁，共五十三頁，編輯于2023年，星期日史密特觸發(fā)閘組成

無穩(wěn)態(tài)多諧振盪器的波形第三十六頁，共五十三頁，編輯于2023年，星期日史密特觸發(fā)閘組成

無穩(wěn)態(tài)多諧振盪器的公式對CMOS邏輯而言，其VOH=VDD，VOL=VSS第三十七頁，共五十三頁，編輯于2023年，星期日CMOS閘組成

無穩(wěn)態(tài)多諧振盪器數(shù)位IC式的無穩(wěn)態(tài)(2)第三十八頁，共五十三頁，編輯于2023年，星期日CMOS閘組成

無穩(wěn)態(tài)多諧振盪器波形第三十九頁，共五十三頁，編輯于2023年，星期日剛接上電源VDD時，假設X點為”L”，Y點為”H”，Z點為”L”。CMOS閘組成

無穩(wěn)態(tài)多諧振盪器(1)第四十頁，共五十三頁，編輯于2023年，星期日由於Y點電壓為VDD，所以由Y點經(jīng)電阻R向電容C充電，其路徑如圖CMOS閘組成

無穩(wěn)態(tài)多諧振盪器(2)第四十一頁，共五十三頁，編輯于2023年，星期日等效電路CMOS閘組成

無穩(wěn)態(tài)多諧振盪器(3-1)第四十二頁，共五十三頁，編輯于2023年，星期日CMOS閘組成

無穩(wěn)態(tài)多諧振盪器(4)當電容電壓VC大於CMOS邏輯閘的臨限觸發(fā)電壓VT（≒1/2VDD）時，閘A的輸出發(fā)生轉(zhuǎn)態(tài)，故Y點變?yōu)椤盠”，Z點變成”H”，X點瞬間亦變?yōu)椤盠”，此時電容C經(jīng)電阻R放電，直至0V，其路徑如圖所示。第四十三頁，共五十三頁，編輯于2023年，星期日CMOS閘組成

無穩(wěn)態(tài)多諧振盪器(4-1)第四十四頁，共五十三頁，編輯于2023年，星期日CMOS閘組成

無穩(wěn)態(tài)多諧振盪器(4-2)等效電路第四十五頁，共五十三頁，編輯于2023年，星期日CMOS閘組成

無穩(wěn)態(tài)多諧振盪器(5-1)第四十六頁，共五十三頁，編輯于2023年，星期日CMOS閘組成

無穩(wěn)態(tài)多諧振盪器(5)當VC=0V，且Z點電壓為VDD，所以由Z點向電容C充電，其路徑如圖所示，電容電壓VC因充電而逐漸上升，使得電阻R上的電壓VR逐漸下降，當VR小於VT（≒1/2VDD）時，閘A的輸出又發(fā)生轉(zhuǎn)態(tài)，故Y變?yōu)椤盚”，Z點變?yōu)椤盠”，X點變?yōu)椤盠”。第四十七頁，共五十三頁，編輯于2023年，星期日CMOS閘組成

無穩(wěn)態(tài)多諧振盪器(5-2)第四十八頁，共五十三頁，編輯于2023年，星期日CMOS閘組成

無穩(wěn)態(tài)多