第4章PSoC3/5系統集成

Chapter4SystemIntegrationofPSoC3/5PSoC3/5系統集成

--前言

本章主要介紹PSoC3/5集成的公共資源，其中包括：時鐘管理單元，電源管理單元和復位單元，I/O系統和布線等內容。在時鐘管理單元部分，主要介紹了內部振蕩器，外部振蕩器和時鐘分配等；在電源管理部分，主要介紹了電源模式、升壓轉換器模式；在復位單元部分，主要介紹了復位模塊功能和復位源；在I/O系統和布線部分，主要介紹了I/O系統特性，I/O引腳特性和I/O其它特性等內容。PSoC3/5系統集成

--時鐘管理時鐘系統用于在PSoC系統內產生、分配和分布時鐘。對于大多數的系統，不需要外部的晶體振蕩器。內部主振蕩器（InternalMainOscillator，IMO）和相位鎖相環（PhaseLockedLoop，PLL）一起能產生最高66/80MHz時鐘。額外的內部和外部時鐘源允許每個設計優化精度、功耗和開銷。所有的系統時鐘源能在16位的時鐘分頻器和UDB內，產生其它的時鐘頻率滿足用戶應用需要，比如UART波特率生成器。PSoC3/5系統集成

--時鐘管理時鐘的生成和分配是通過PSoCCreatorIDE圖形化界面自動完成的。這是基于完整地系統要求，大大加速了設計的進程。

PSoCCreator允許設計者用最小的輸入建立時鐘系統。設計者能指定期望的時鐘頻率和精度。PSoC3/5系統集成

--時鐘管理時鐘系統的主要功能主要包括：

1）七個通用的時鐘源：3-62/74MHzIMO，3MHz的精度為±1%；4-33MHz外部晶體振蕩器（MHzECO）；時鐘倍頻器為USB模塊提供了倍頻時鐘輸出；來自外部的I/O或者其它邏輯的DSI信號；來自IMO，MHzECO，DSI的24-67/80MHz部分的PLL；時鐘倍頻器；1kHz，33kHz，100kHz的ILO用于看門狗定時器（WDT）和休眠定時器；32.768kHz外部晶體振蕩器用于實時時鐘RTC；PSoC3/5系統集成

--時鐘管理2）IMO有一個USB模式，自動鎖定到USB總線時鐘，而不需要用于USB的外部的晶體振蕩器；3）獨立來源的分頻器；4）8個16位的時鐘分頻器用于數字系統；5）4個16位時鐘分頻器用于模擬系統；6）專用的16位的分頻器用于CPU總線和CPU時鐘；7）PSoCCreator的自動時鐘配置；PSoC3/5系統集成

--時鐘管理振蕩器的性能指標源FminFmin公差FmaxFmax公差啟動時間IMO3MHz±1%62/74MHz±7%最大10usMHzECO4MHz取決于晶體33MHz取決于晶體典型5ms，最大取決晶振DSI0MHz取決輸入66MHz取決輸入取決輸入PLL24MHz取決于輸入67/80MHz取決于輸入最大250uS倍頻器12MHz取決于輸入48MHz取決于輸入最大1uSILO1kHz-50%，+100%100kHz-55%，+100%在低功耗下，最大15mskHzECO32kHz取決晶振32kHz取決晶振典型500ms，最大取決晶體PSoC3/5系統集成

--時鐘管理時鐘管理

--內部振蕩器

1．內部主振蕩器IMO

在大多數設計中，IMO（精度±1%）是所要求的唯一的時鐘源，IMO操作不需要外部元件和輸出一個穩定時鐘。IMO和PLL一起產生最高系統工作頻率。

IMO提供時鐘輸出為3，6，12，24，48和62/74MHz。時鐘管理

--內部振蕩器2．時鐘倍頻器時鐘倍頻器提供輸入時鐘頻率兩倍的時鐘輸出。時鐘倍頻器的頻率輸入范圍為6-24MHz（提供輸出的范圍為12-48MHz）。它能使用來自IMO，MHzECO或者DSI（外部引腳）的輸入時鐘。時鐘倍頻器典型的用于USB的時鐘。時鐘管理

--內部振蕩器

3．相位鎖相環

PLL使低頻和高精度的時鐘合成到高頻時鐘。PLL塊使得基于不同的輸入源產生時鐘頻率。PLL輸出時鐘頻率范圍為24-67/80MHz。

PLL的輸入和反饋分頻器支持4032個離散的比率可以建立任何所需要的系統時鐘頻率。PLL輸出時鐘的精度取決于輸入時鐘源的精度。

PLL最通常的用法是將在3MHz的IMO進行倍乘，這樣可以產生最高頻率的精確CPU和系統時鐘。時鐘管理

--內部振蕩器

PLL可以在250us內鎖定相位。可以配置使用來自IMO，MHzECO或DSI的時鐘源。當PLL鎖定后（使用一個比特來標識PLL鎖定狀態），就可以使用這些時鐘源。鎖定信號通過DSI連接來產生中斷。在進入低功耗模式前，禁止PLL。時鐘管理

--內部振蕩器

4．內部低速振蕩器

ILO為低功耗提供了低頻時鐘，包括WDT，休眠定時器。ILO產生三個不同的時鐘1kHz，33kHz和100kHz。

1kHz時鐘（CLK1K）典型的用在背景“心跳”定時器。這個時鐘用于低功耗的監控操作，比如WDT和長時間的休眠間隔。中心時間輪（Centraltimewheel,CTW）是一個1kHz，自由運行的，由ILO驅動的13位定時器。除了“冬眠”模式和CPU在調試模式下停止運行以外的其它情況，CTW總是使能的。CTW也用于產生周期性的中斷用于定時目的或者從低功耗模式下喚醒系統。CPU能復位CTW。時鐘管理

--內部振蕩器

CTW能被配置用來周期性的喚醒系統和選擇產生中斷。這就使得靈活的、周期性的從低功耗模式喚醒或者非精確時序應用。要求精確定時的系統時,使用實時時鐘的能力而不使用CTW。

100kHz時鐘（CLK100K）是一個低功耗的時鐘用來運行CPU。它能產生時間間隔，比如使用快速時間輪（fasttimewheel,FST）產生快速休眠間隔。FST可設置為當到達預設的時間值后自動復位。這就使得比使用CTW，具有能更高頻的靈活和周期性的喚醒CPU的能力。FST能在計數到達預設值后產生可選的中斷。時鐘管理

--外部振蕩器

1．MHz外部晶體振蕩器

MHz外部晶體振蕩器（ExternalCrystalOscillator，ECO）使用外部的晶振提供高頻，高精度的時鐘驅動。它支持寬范圍的晶體類型，范圍為4-33MHz。當和PLL一起使用時，能產生最高的CPU和系統時鐘。

GPIO引腳連接到外部的晶體和電容是固定的。MHzECO精度取決于所選擇的晶體。時鐘管理

--外部振蕩器

2．32.768kHzECO32.768kHz的外部晶體振蕩器提供了高精度的定時（最小功耗）。32kHzECO和休眠定時器直接連接為實時時鐘（RealTimeClock，RTC）提供時鐘源。RTC使用1秒的中斷間隔使得在CPU內實現RTC的功能。振蕩器工作在兩個不同的功耗模式下。GPIO引腳連接到外部的晶體和電容是固定的。時鐘管理

--外部振蕩器圖

MHzECO結構圖圖

32kHzECO結構時鐘管理

--外部振蕩器

3．數字系統互聯

DSI為與I/O連接的外部時鐘提供了布線連接。振蕩器也能在芯片內的數字系統和UDB內產生。當基本的DSI時鐘輸入提供訪問所有時鐘資源的時侯，最多8個其它的DSI時鐘（內部或外部生成的）可以直接連接到8個數字時鐘分頻器上。只有存在多個高精度時鐘源的情況下才是可能的。時鐘管理

--時鐘分配及USB時鐘

所有的7個時鐘源都輸入到中心時鐘分配系統。分配系統用于產生多個高精度的時鐘。這些時鐘根據用戶的要求定制，消除了那些通常在與外設連接的有限分辨率標定器所發現的問題。時鐘分配系統產生下面的時鐘樹：系統時鐘用于選擇和提供系統中最快的時鐘，用于通用的系統時鐘要求和PSoC芯片的時鐘同步；總線時鐘16位分頻器使用系統時鐘來產生系統總線時鐘用于數據傳輸和CPU。CPU時鐘直接來自總線時鐘；時鐘管理

--時鐘分配及USB時鐘8個可編程的16位的時鐘分頻器產生數字系統時鐘用于數字系統的使用。數字系統時鐘能產生來自7個時鐘源的定制的時鐘。比如：波特率生成器、精確的PWM周期和定時器時鐘等。如果要求多于8個時鐘分頻器，UDB和固定功能的定時器/計數器/PWM也能產生時鐘。4個16位的時鐘分頻器產生時鐘用于模擬系統元件，比如：ADC和混頻器。模擬時鐘分頻器提供了抖動控制來保證關鍵的模擬事件不會和數字開關事件同時發生。這用于減少模擬系統噪聲。時鐘管理

--時鐘分配及USB時鐘每個時鐘分頻器是由8輸入的復用開關、一個16位的時鐘分頻器（除2或更高）產生50%占空比的數字時鐘，系統時鐘再同步邏輯和消抖邏輯。來自數字時鐘樹的輸出能布線連接到數字系統互聯和返回到時鐘系統作為輸入，允許時鐘鏈最大到達32位。時鐘管理

--時鐘分配及USB時鐘

USB時鐘域是獨一無二的，它和主時鐘網絡是異步操作的。

USB邏輯包含到芯片的同步總線接口，同時運行一個異步時鐘來處理USB數據。

USB邏輯要求48MHz的時鐘頻率。這個頻率能從不同的源產生，包含48MHz的DSI時鐘或者內部24MHz振蕩器的倍頻值，DSI信號或者晶體振蕩器。PSoC3/5系統集成

--電源管理PSoC3/5系統集成

--電源管理

PSoC3/5的電源系統由獨立的模擬VDDA、數字VDDD、I/OVddiox供電引腳構成。電源系統包含兩個內部的1.8V的電源管理器，用于為內部核邏輯提供數字Vccd和模擬電源Vcca。PSoC3/5系統集成

--電源管理電源Vccd和Vcca每個輸出引腳必須外接去耦合電容。Vccd引腳必須盡可能短的連接在一起，連接到1uF±10%的X5R電容。電源系統也包含休眠管理器，I2C電源管理器和冬眠管理器。電源管理

--電源模式

電源模式有：活動（Active）、交替活動（AlternateActive）、休眠（Sleep）和冬眠（Hibernate）。

電源模式電源模式描述進入條件喚醒源活動時鐘管理器Active操作基本模式，所有外設可用（可編程）喚醒、復位、手工寄存器進入任何中斷任何（可編程）所有管理器可用。如果使用外部管理，數字和模擬管理器能被禁止AlternateActive類似于Active模式，典型配置用于很少的外設活動，減少功耗。一個可能的配置是關閉CPU和Flash，全速運行外設手工寄存器進入任何中斷任何（可編程）所有管理器可用。如果使用外部管理，數字和模擬管理器能被禁止電源管理

--電源模式電源模式描述進入條件喚醒源活動時鐘管理器Sleep所有子系統自動禁止手工寄存器進入比較器、PICU，I2C，RTC，CTW，LVDILO/kHzECO所有數字和模擬管理器“嗡嗡”，如果使用外部管理，數字和模擬管理器能被禁止Hibernate所有子系統自動禁止最低功耗消耗模式，除了“冬眠”管理器使能外，所有的外設和內部管理器被禁止，配置和存儲器內容被保留。

手工寄存器進入PICU只有冬眠管理器活動

電源模式電源管理

--電源模式活動是主處理模式。它的功能是可配置的。通過使用獨立的電源配置模板寄存器,使能或者禁止每個電源可控制的子系統。在交替活動模式下，使能很少量的子系統被，這樣就降低了系統功耗。在休眠模式下，大部分資源被禁止，而不考慮模板設置。休眠模式被優化提供了定時的休眠間隔以及RTC時鐘功能。最低功耗模式是“冬眠”，保留了寄存器和SRAM的狀態，但是沒有時鐘，只允許來自I/O的喚醒。電源管理

--電源模式休眠模式喚醒時間電流（典型）代碼執行數字源模擬源可用時鐘源喚醒源復位源Active-2mA是所有所有所有-所有AlternateActive-TBD用戶定義所有所有所有-所有Sleep<15us2uA否I2C比較器ILO/kHzECO比較器、PICU，I2C，RTC，CTW，LVDXRES,LVD,WDRHibernate<100us300nA否無無無PICUXRES電源管理

--電源模式圖電源模式狀態變換電源管理

--電源模式1．活動模式活動模式是芯片基本的操作模式。當處于活動模式，活動配置模板比特控制位用于控制可用的資源，使能或者禁止使用這些資源。當資源被禁止使用時，數字時鐘被“門控”，禁止模擬偏置電流，漏電流也被合理的降低。用戶固件通過設置和清除活動配置模板內的比特位，動態地控制子系統的功耗。CPU能禁止本身，在這種情況下，CPU在下一個喚醒事件中被自動的重新使能。當喚醒事件發生時，全局模式總是返回到活動模式，自動的使能CPU，而不考慮模板的設置情況。活動模式是啟動時默認的全局電源(Power）模式。電源管理

--電源模式

2．交替活動模式交替活動模式和活動模式類似。在交替模式下，使能很少的子系統，這樣可以降低系統功耗。一個可能的配置是關閉CPU和Flash，全速運行外設。

3．休眠模式當恢復時間15us是可接受的，休眠模式減少功耗模式。喚醒時間被用來確保電源管理器輸出足夠穩定以便進入活動模式。電源管理

--電源模式

4．冬眠模式在冬眠模式，幾乎所有內部功能被禁止。內部電壓降低到最低水平保持重要系統的“生命力”。在冬眠模式下保留配置狀態和SRAM數據。被配置成數字輸出的GPIO保持先前的值，外部的GPIO引腳中斷設置被保存。芯片只能從冬眠模式返回用于響應外部I/O中斷。從冬眠模式中的恢復時間小于100us。電源管理

--電源模式

5．喚醒事件喚醒事件是可配置的，來自一個中斷或者芯片的復位。喚醒事件恢復系統到活動模式。中斷源包括：內部產生的中斷、電源監控器、CTW和I/O中斷。內部的中斷源可以來自不同的外設，比如：模擬比較器和UDB。CTW提供了周期性的中斷來允許系統喚醒，輪詢外設，或者執行實時功能。復位事件源包括：外部復位引腳XRES，WDT和精確復位PRES。電源管理

--升壓轉換器

PSoC應用時，其供電電壓可以低于1.71V，比如太陽能或單個鋰電池供電，可能使用片上的升壓轉化器（boostconverter）。升壓轉化器用于系統要求操作的電壓高于供電電壓的應用。比如，在3.3V的系統中驅動5V的LCD。升壓轉換器接受的輸入電壓可以低到0.5V。通過一個低成本的電感，它生成一個可選擇的輸出電源，提供足夠的電流來操作PSoC和其他板上元件。電源管理

--升壓轉換器

升壓轉換器接收輸入電壓從0.5V~5.5V（Vbat）。轉換器提供一個用戶可配置1.8V-5.0V輸出電壓Vboost（Vbat<Vboost）。如果Vbat>Vboost，則Vbat=Vboost。塊可以傳遞最大50mA（Iboost）(取決于配置)。電源管理

--升壓轉換器圖升壓轉換器的應用電源管理

--升壓轉換器

四個引腳和升壓轉換器相關，包括：Vbat，Vssb，Vboost，Ind。升壓輸出電壓在Vboost引腳被檢測，必須直接連接到芯片的供電輸入。一個電感連接到Vbat和Ind引腳之間。設計者可以優化電感的值來增加升壓轉換器的效率（基于輸入電壓、輸出電壓電流和開關頻率）。當Vboost>3.6V時，使用外部的肖特基二極管。電源管理

--升壓轉換器升壓轉換器可以工作在兩種不同的模式：活動或待機模式。活動模式是普通的操作模式，在這種模式下升壓轉換器產生調節的輸出電壓。在待機模式下，幾乎禁止升壓功能，這樣就降低了升壓電路的功耗。在待機模式下，轉換器能被配置成提供低功耗，低電流的調節。當輸出電壓低于編程值時，外部的32kHz晶振能被用來在時鐘的上升沿和下降沿產生電感升壓脈沖，這叫做自動錘打模式（automaticthumpmode,ATM）。電源管理

--升壓轉換器升壓在活動模式下典型的吸收200uA電流，而在待機模式下吸收12uA電流。升壓操作模式減少了總體的芯片功耗。

電源管理

--升壓轉換器芯片和升壓模式兼容性芯片電源模式升壓模式芯片活動模式升壓能工作在活動或待機模式芯片休眠模式升壓能工作在活動或待機模式，然而，推薦升壓工作在待機模式用于降低功耗芯片冬眠模式升壓只能工作在活動模式。然而，推薦在芯片冬眠模式不使用升壓，這是由于在升壓活動模式下的大電流消耗。電源管理

--升壓轉換器

開關頻率設置為100kHz，400kHz，2MHz，或者32kHz用于優化效率和元件開銷。使用振蕩器內部到升壓轉換器模塊，能產生100kHz，400kHz，2MHz開關頻率。當選擇32kHz開關頻率時，時鐘來源于32kHz外部晶體振蕩器。32kHz的外部時鐘是最基本專用于升壓待機模式。如果在一個應用中，沒有使用升壓轉換器，將Vbat，Vssb和Vboost引腳接地，不連接Ind引腳。復位

--復位模塊功能介紹

PSoC3/5有多個內部和外部復位源。圖4.7給出了復位的結構圖，復位源包括：

1.電源監控當上電、活動和休眠狀態下，在幾個不同模式，模擬和數字電源電壓，VDDA，VDDD，Vcca和Vccd\被監控。如果任何一個電壓超出了預先設置的范圍，就會產生復位。監控器是可編程的，在達到復位門檻前的某些條件下，用來向CPU產生中斷。復位

--復位模塊功能介紹復位

--復位模塊功能介紹

2.外部芯片能通過按下復位引腳（XRES為低），來產生復位。XRES引腳包括一個內部的上拉電阻到Vddio1。VDDD，VDDA，Vddio1必須在脫離復位狀態前供電。

3.看門狗定時器看門狗定時器用于監控處理器指令的執行。如果看門狗定時器在給定的時間周期內沒有被處理器復位，那么看門狗定時器將產生復位信號。復位

--復位模塊功能介紹

4．軟件

PSoC3/5能在軟件的控制下產生復位。系統復位是指處理器、模擬和數字外設和寄存器都被復位。復位狀態寄存器保存最近的復位或者電源電壓監控中斷。程序可以查看寄存器來檢測和報告異常條件。復位

--復位模塊功能介紹

1．IPORIPOR為上電復位，即上電時，IPOR監測VDDD和VDDA的電壓（直接在引腳和相對應的內部電源管理器）。防護電平（triplevel）精度不高，設置為1V，這個設置電壓低于最低指定的操作電壓，但是足夠高以用于內部的電路復位和保持它們復位狀態。監控器生成一個復位脈沖，最少為100ns寬度。如果一個或多個電壓上升速度慢的話，這個脈沖可以更寬。當內部的數字供電是穩定的，保持IPOR的電源被禁止（即不保持IPOR的電源）。電源監控然后轉到了高精度的低電壓的復位電路PRES。當電壓足夠高到可以釋放PRES時，啟動IMO。復位

--復位模塊功能介紹

2．PRESPRES為高精度的低電壓復位。當上電后，電路監控器監控模擬和數字內部管理器的輸出。管理器輸出與高精度參考電壓進行比較。PRES的響應過程和IPOR的響應過程是一樣的。在普通操作模式下，程序不能禁止數字PRES電路。能禁止模擬電源管理器，這樣也就禁止了模擬部分的PRES。在休眠和冬眠模式下，PRES電路被自動禁止，一個例外是在休眠模式下，管理器被周期性的激活來提供監控服務以減少喚醒時間。在這些時間，PRES電路也“嗡嗡（buzz）”以允許周期性的電壓監控。復位

--復位模塊功能介紹

3．ALVI，DLVI，AHVIALVI，DLVI，AHVI為模擬/數字低電壓中斷，模擬高電壓中斷。中斷電路可用于檢測VDDA和VDDD是否超過了電壓范圍。對于AHVI，VDDA與一個固定防護電平比較。對于ALVI和DLVI，VDDA和VDDD與一個可編程的防護電平比較。ALVI和DLVI，也能配置產生芯片復位而不是中斷。復位

--復位模塊功能介紹模擬/數字低電壓中斷，模擬高電壓中斷中斷供電電壓范圍可用的短路電平精度DLVIVDDD1.71V-5.5V1.70V-5.45V（在250mV增量內）±2%ALVIVDDA1.71V-5.5V1.70V-5.45V（在250mV增量內）±2%AHVIVDDA1.71V-5.5V5.75V±2%

監控器被禁止，一直到IPOR后為止。在休眠模式下，這些電路被周期性的喚醒。如果一個中斷在“嗡嗡”的時候產生，系統首先進入到喚醒序列。然后，中斷被識別和服務。復位

--其它復位源

1．XRES

PSoC有一個GPIO引腳能被配置作為一個外部復位或專用的外部復位（ExternalReset，XRES）引腳。當專用的XRES引腳或者GPIO引腳被配置后，引腳為低電平時，器件處于復位狀態。對XRES的響應和IPOR是相同的。通過拉低外部復位引腳來復位整個系統，該引腳它包含一個內部的到Vddio1上拉電阻。在休眠和冬眠模式下，XRES是活動的。復位

--其它復位源2．SRES

軟件復位（SoftwareReset，SRES）能在程序的控制下通過設置軟件復位寄存器的位來使用。這可以直接通過程序或間接的通過DMA訪問來實現。對SRES的響應和IPOR之后是相同的。復位

--其它復位源

3．DRES

數字邏輯復位（DigitalReset，DRES）能來自UDB或者其他邏輯外設源（通過DSI到可配置的XRES引腳P1[2]），來產生硬件控制的復位。引腳必須被放置在XRES模式。對DRES的響應和IPOR是相同的。復位

--其它復位源

4．WRES

看門狗復位（WatchdogReset，WRES）用于監控軟件程序沒有長時間的正確執行程序。當程序周期性的復位看門狗時，看門狗正確運行。如果看門狗在用戶定義的時間內沒有復位，則產生WRES。注意：IPOR禁止看門狗功能。程序通過設置寄存器在代碼合適的地方使能看門狗功能。一旦設置該位時，不能再次清除該位（只有IPOR可以清除）。I/O系統和布線

--I/O系統特性

PSoC的I/O非常靈活。每個GPIO都具有模擬和數字I/O的性能。所有的I/O都有很多驅動模式，這些驅動模式在POR時進行設置。PSoC通過Vddio引腳也提供了最多4個單獨的I/O電壓域。在PSoC上有兩種類型的I/O引腳；與USB相關的提供了第三類的引腳。通用輸入/輸出（GeneralPurposeI/O,GPIO）和特殊輸入輸出（SpecialI/O，SIO）提供了相似的數字功能，它們的區別在于模擬電路能力和驅動能力。包含USB的PSoC提供了兩個USBIO引腳支持指定的USB功能和有限的GPIO能力。I/O系統和布線

--I/O系統特性所有的I/O都可用于數字輸入和輸出。此外，所有的I/O都能產生中斷。I/O引腳的靈活和高級能力，加上任何信號到任意引腳的連接性能，大大簡化了電路和電路板的設計。所有的I/O也能用于輸入，電容感應，LCD段驅動。而SIO引腳用于超出VDDA的電壓和用于可變成的輸出電壓。I/O系統和布線

--I/O系統特性1．GPIO和SIO都支持的特性1）用戶可編程的端口復位狀態；2）用于最多四組I/O的單獨供電和電壓；3）數字外設使用DSI連接到引腳；4）CPU和DMA可訪問的輸入，輸出，輸入/輸出5）每個引腳都可以是中斷源，可以配置成上升沿、下降沿或者雙沿。如果要求的話，通過DSI可以支持電平的中斷觸發。6）抖動率控制的數字輸出驅動模式；7）基于端口和引腳的訪問端口控制和配置寄存器；8）獨立的端口讀PS和寫DR數據寄存器，以避免讀修改寫錯誤；9）基于引腳的特殊功能；I/O系統和布線

--I/O系統特性I/O系統和布線

--I/O系統特性2．如圖所示，GPIO支持的擴展特性1）有LCD驅動的PSoC支持LCD段驅動；2）有電容感應（CapSense）驅動的PSoC支持CapSense；3）模擬輸入和輸出能力；4）連續的100uA鉗位電流能力；5）標準驅動能力降到1.71V；I/O系統和布線

--I/O系統特性圖SIO塊圖I/O系統和布線

--I/O系統特性3．如圖所示，SIO支持的擴展特性1）比GPIO強的驅動能力；2）熱插拔能力（5V的容限）；3）可編程和管理的高輸入，輸出驅動電平可降到1.2V；4）無模擬輸入、電容感應和LCD驅動能力；5）過電壓容限最大5.5V；6）SIO能作為通用的模擬比較器；I/O系統和布線

--I/O系統特性圖USB塊圖I/O系統和布線

--I/O系統特性4．如圖所示，USBIO特性1）全速USB2.0；2）用于通用目的的最大驅動能力；3）用于CPU和DMA的輸入，輸出，輸入/輸出；4）數字輸出（CMOS）驅動模式；5）每個引腳是中斷源，可配置為上升沿，下降沿，或雙沿。I/O系統和布線

--I/O引腳模式

GPIO和SIO引腳可以單獨的配置成下圖所示的任何一種模式。每個引腳使用三個配置位DM[2:0]，在寄存器PRTxDM[2:0]中設置。下表給出了每種配置模式下的具體配置值。I/O系統和布線

--I/O引腳模式高阻模擬高阻數字上拉下拉開漏驅動低開漏驅動高強驅動上拉和下拉

驅動模式I/O系統和布線

--I/O引腳模式驅動模式設置模式編號驅動模式PRTxDM2PRTxDM1PRTxDM0PRTxDR=1PRTxDR=00高阻模擬000高阻高阻1高阻數字001高阻高阻2上拉010電阻高（5K）強低3下拉011強高電阻低（5K）4開漏驅動低100高阻強低5開漏驅動高101強高高阻6強驅動110強高強低7上拉和下拉111電阻高（5K）電阻低（5K）I/O系統和布線

--I/O引腳模式注意，實際的I/O引腳電壓由所選擇的驅動模式和引腳的負載所決定。比如：如果一個GPIO引腳配置成上拉和驅動高，而引腳是浮空的，則該引腳測量到的電平為高邏輯狀態。如果相同的GPIO引腳被外部下拉到地，則該引腳測量到的電平為低邏輯狀態。I/O系統和布線

--I/O引腳模式1.高阻模擬為默認的復位狀態，關閉所有的輸出驅動器和數字輸入緩沖區。這樣就避免由于來自浮空的電壓引起的流入數字輸入緩沖區的電流。這個狀態被推薦用于浮空或者支持模擬電壓的引腳。高阻模擬引腳不提供數字輸入功能。為了實現在休眠模式下的最低芯片電流，所有的I/O必須配置成高阻模擬模式或者引腳驅動一個電源軌（通過PSoC芯片或者外部電路）。I/O系統和布線

--I/O引腳模式2.高阻數字使能輸入緩沖區用于數字信號輸入。這是一個標準的高阻狀態推薦用于數字輸入。3．上拉或下拉上拉或下拉各自在一個數據狀態下提供串行電阻，并且為其它提供了強驅動能力。在這些模式下，引腳能被用于輸入/輸出。這些模式通常用于驅動機械開關。4．開漏，驅動高和開漏，驅動低開漏模式提供在一種數據狀態下的高阻，并且為其它提供了強驅動能力。引腳能被用于數字輸入/輸出。一個典型的應用是驅動I2C總線上的信號線。I/O系統和布線

--I/O引腳模式

5．強驅動在高或低狀態下提供一個強的CMOS輸出驅動。這是引腳標準的輸出模式。在通常情況下，強驅動模式引腳不得用作輸入。這個模式經常用于驅動數字輸出信號或者外部的FET。

6．上拉和下拉與上拉或下拉模式類似，區別是總是存在串行電阻。高數據狀態被上拉，低數據狀態被下拉。這個模式通常用于當其它可能引起短路的信號用來驅動總線。I/O系統和布線

--I/O其它特性

1．引腳寄存器用來配置和作用與引腳的寄存器有兩種形式，這兩種形式可以被互換使用。所有的I/O寄存器以標準的端口形式使用，即寄存器的每一位對應于一個端口引腳。這個寄存器形式是高效的用于同時快速重配置多個端口引腳。

I/O寄存器也可以以引腳形式使用，即連接8個最常使用的端口寄存器位到一個用于每個引腳的單個寄存器。這使得使用單次寄存器寫，就可以實現各自引腳更快速的配置變化。I/O系統和布線

--I/O其它特性

2．雙向模式高速雙向模式能力允許引腳提供用于數據輸入信號的高阻數據驅動模式和一個用戶選擇的第二種驅動模式（使用PRTxDM[2:0]寄存器設置），比如同一引腳用于輸出信號的強驅動模式（基于輔助總線控制信號狀態）。雙向模式用于處理器總線和通信接口，比如SPI的主輸入從輸出MISO引腳，該引腳要求動態硬件控制輸出緩沖區。輔助控制總線可以連接到最多16個UDB或者外設，這些外設產生輸出使能信號到一個或多個引腳。I/O系統和布線

--I/O其它特性

3．抖動率限制模式

GPIO和SIO引腳有快和低輸出抖動率選項，用于強和開漏驅動模式。由于較慢的邊沿速率選項可以降低EMI，所以在不要求速度（<1MHz）時，推薦使用這個選項。快速抖動率選擇用于1MHz-33MHz之間的速度要求。每個引腳通過PRTxSLW寄存器，對每個引腳的抖動率進行進行獨立的配置。I/O系統和布線

--I/O其它特性4．引腳中斷所有的GPIO和SIO引腳都能產生中斷。每個端口的所有8個引腳，連接到它們自己的端口中斷控制單元（PortInterruptControlUnit，PICU）和相關的中斷向量

。端口的每個引腳是獨立的，可配置來檢測上升沿、下降沿，雙沿中斷或者不產生中斷。

I/O系統和布線

--I/O其它特性取決于每個引腳的配置模式的設置，每當引腳上產生一個中斷事件，它相應的中斷狀態寄存器的狀態位設置為‘1’和中斷請求送到中斷控制器。每個PICU在中斷控制器中有自己的的中斷向量和引腳狀態寄存器，用來確定中斷源到引腳級別。端口引腳中斷在休眠模式下保持活動，允許使用外部中斷喚醒PSoC。不直接支持對于電平引起的中斷，當需要支持電平引起的中斷時，UDB提供了這個功能。I/O系統和布線

--I/O其它特性

5．輸入緩沖區模式

GPIO和SIO輸入緩沖區能在端口級上進行配置用于默認的CMOS輸入門檻或者可選的LVTTL輸入門檻。所有的輸入緩沖區和施密特觸發器一起用于輸入遲滯。此外，能在任何驅動模式下禁止各自引腳的輸入緩沖區。I/O系統和布線

--I/O其它特性

6．I/O供電支持取決于芯片和封裝，提供最多四個I/O引腳供電。每個I/O電源小于或等于芯片的VDDA引腳電源。這個特性允許用戶提供不同的I/O電平標準用于芯片上不同的引腳。

SIO也支持額外的管理用于與外部信號接口的高[輸出電平能力，這些外部信號的電壓低于各自的Vddio電壓。I/O系統和布線

--I/O其它特性

7．模擬連接這些連接只用于GPIO引腳。所有GPIO引腳可以被用于模擬輸入或輸出。加在引腳上的模擬電壓不能超過GPIO所屬的Vddio的電壓值。每個GPIO可以連接到一個模擬全局總線或者一個模擬開關總線上，來連接任何引腳到任何內部的模擬資源，比如ADC或者比較器。此外，選擇引腳提供直接連接到特定的特性，比如：高電流DAC或者放大器。I/O系統和布線

--I/O其它特性

8．CapSense

只應用于GPIO。所有的GPIO能被用于創建電容感應的按鈕或者滑塊。

9．LCD段驅動只應用于GPIO。所有的GPIO能被用于產生段和公共驅動信號，用于驅動LCD屏。

10．可調輸出電平只應用于SIO引腳。SIO端口引腳支持提供一個調節的高輸出電平用于與外部信號接口，這些外部信號接口電壓低于SIO的Vddio的電平。SIO引腳可單獨配置，或者是標準的Vddio電平或者是調節的輸出（基于內部生成的參考源）。典型的，使用一個VDAC產生一個參考源I/O系統和布線

--I/O其它特性

11．可調輸入電平只應用于SIO引腳。SIO引腳默認支持CMOS或者LVTTL輸入電平，也支持可編程電平下的差分模式。SIO引腳被分組成一對差分線。每個差分對共享一個參考生成器模塊，該模