第五章半導體存儲器1存儲器簡介2存儲器的分類3計算機存儲結構4半導體存儲器SRAM的結構5CPU與存儲器的連接（重點）1存儲器簡介存儲器的定義：<廣義>信息的載體。結繩記事→甲骨→竹簡→雕刻→書畫→U盤、硬盤、軟盤、光盤。信息的存儲是各種科學技術得以存在和發展的基礎。五大類信息存儲技術印刷存儲技術（中國四大發明）縮微膠片存儲技術（1839England）磁存儲技術（1898Denmark）半導體存儲技術（20世紀60年代）光存儲技術（20世紀70年代）<狹義>計算機系統中專門用于存放一定量數字信息的器件。2存儲器的種類按介質與機理分類機械式：打孔的帶子磁介質：光存儲器：LD,CD,DVD半導體存儲器：集成電路鐵電存儲器等等動態磁媒介（有機械運動）靜態磁媒介（無機械運動）軟硬磁盤磁鼓磁帶磁卡磁墨水磁芯磁膜磁泡（老計算機內存）按存取方式分類SAM：順序存取存儲器DAM：直接存取存儲器AM：關聯存取存儲器2存儲器的種類按計算機體系結構分類微程序控制存儲器變址存儲器高速緩沖存儲器主存輔助存儲器后備存儲器2存儲器的種類半導體存儲器分類ROM(只讀，非易失性)RAM(隨機，讀寫同速，易失)MASKROMPROMEPROMEEPROMFLASHROM動態隨機存儲器需要刷新電路，靜態不需要速度：SRAM>DRAM集成度：SRAM<DRAM功耗：SRAM>DRAM單格：SRAM>DRAMSRAM靜態隨機存儲器DRAM動態隨機存儲器3計算機存儲器結構一臺計算機存儲最基本的存儲要求1.用以暫時保存被處理的程序，數據，中間結果和最后結果的內存能力2.用以永久記錄某些結果和程序以便將來再使用的外存能力同時對兩項能力的技術指標是高速度ns級大容量G級低成本affordable高可靠性解決之道從物理低端解決問題，工藝，技術上提升4項指標。從存儲體系結構上解決問題。存儲時序上并行：一次訪問多個存儲單元交叉訪問：訪問一片存儲單元，流水線工作虛擬存儲器技術原理圖計算機存儲器結構圖寄存器堆高速緩沖存儲器主存儲器聯機外部存儲器脫機外部存儲器存儲容量遞增單位價格遞減CPU訪問速度遞增CPU內部寄存器堆主存儲器外部存儲器CPU內部微機主板上8088微機存儲結構4半導體存儲器SRAM內部結構存儲矩陣2n×N三態緩沖器地址譯碼器控制邏輯地址總線數據總線…CSWRRD★存儲矩陣★存儲矩陣：存放1，0單位存儲單元的有機組合（每n位分配一個地址，n稱為字長）存儲矩陣的容量一般表示如下：

210×8①每8個存儲位分配一個地址，每個地址對應8位存儲位。②8個存儲位并行，要求8根數據線。③共有地址210個，即1K個地址空間。★地址譯碼器★地址譯碼電路的功能是根據地址選中相應的存儲單元，將其與數據總線連通。兩種內部譯碼方式：①單譯碼：1個地址空間對應1根地址選中線。②雙譯碼：1根地址線可選中1行或1列地址空間，當要選擇1個地址空間時需要2根地址線交叉選中。★三態緩沖電路★三態緩沖電路實現數據傳輸的雙向放大，雙向驅動，與格式轉換。★控制邏輯電路★存儲器的控制信號主要包括片選（當片選無效時，數據總線浮空，存儲器不工作），讀寫方向，DRAM刷新。5CPU與存儲器的連接CPU時序與存儲器時序的配合CPU總線的負載能力存儲器的組成存儲芯片地址的分配★存儲器的組成★多片存儲器芯片共同組合在一起為CPU提供一定的內存空間，有時是每片存儲芯片各獲得一段內存地址。有時是多片存儲芯片共用一段內存地址。按位擴展按字擴展混合擴展共用地址線，P137頁，圖5－6共用數據線，P139頁，圖5－8P138頁，圖5－7★存儲芯片地址的分配★※每組存儲芯片地址和CPU低地址連接。※利用剩余所有高位地址譯碼后連接不同芯片組的片選，當前只選擇一組存儲芯片工作。※其優點是能保證每組存儲芯片的地址不重疊（即每個地址單元只能使用一個唯一的地址來訪問）而且每組存儲芯片所占地址連續。全譯碼：※每組存儲芯片地址和CPU低地址連接。※只利用部分高位地址（或不用）譯碼連接不同芯片組的片選。※其優點是譯碼電路簡單，但會導致地址重疊（即每個地址單元可以用不同的地址來訪問）部分譯碼：存儲地址譯碼電路74LS138經常用來作為存儲器的譯碼電路。

G1CBAY7～Y0有效輸出00100011111110Y000100111111101Y100101011111011Y200101111110111Y300110011101111Y400110111011111Y500111010111111Y600111101111111Y7其他值×××11111111無效74LS138的真值例：4KBRAM的連接（用RAM芯片2114組成）（1）已知2114的容量為：1024×4；計算出所需的芯片數（2）構成數據總線所需的位數和系統所需的容量（3）控制線，數據線，地址線的連接：有線選方式、局部譯碼選擇方式和全局譯碼選擇方式之分。用2114芯片組成4KRAM線選控制譯碼結構圖

A9～A0

D7～D0

A9～A0

CS

OE2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

OE2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

OE2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

OE2114

WE

D7～D4

A13

A12

A11

A10

A9～A0

D7～D0

WE

RD

地址分配用2114芯片組成4KRAM局部譯碼結構圖

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

譯碼器

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D0

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A15

︰

A12

A11

A10

A9～A0

IO/M

CPU

WE

D7～D0

地址分配2/4譯碼用2114芯片組成4KRAM全局譯碼結構圖

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

6：64譯

碼

器

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D0

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D0

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A15～A10

A9～A0

IO/M

CPU

WE

D7～D0

地址分配6/64譯碼線選譯碼方式地址分布(地址有重疊)A15A14A13A12A11A10地址分布001110第一組：3800H~3BFFH001101第二組：3400H~07FFH001011第三組：2C00H~2FFFH000111第四組：1C00H~1FFFH局部譯碼方式