集成電子技術蔡惟錚主編

王淑娟楊春玲齊明副主編14.4.1數碼寄存器14.4.2移位寄存器14.4數碼寄存器和移位寄存器14.4數碼寄存器和移位寄存器

由于寄存器具有清除數碼、接收數碼、存放數碼和傳送數碼的功能，因此，它必須具有記憶功能，所以寄存器都由觸發器和門電路組成的。寄存器分為數碼寄存器（也簡稱為存儲器）和移位寄存器兩種。兩者都具有暫時存放數碼的記憶功能，不同之處是后者具有移位功能而前者卻沒有。在邏輯電路中，常常需要將一些數碼、指令或運算結果暫時存放起來，這些暫時存放數碼或指令的器件就是寄存器。

D觸發器的輸出Qn+1=Dn=Xn；若輸入數碼Xn=1，Qn+1=D

n=1；若輸入數碼Xn=0，Qn+1=Dn=0。可見，不管各位觸發器的原狀態如何。當接收脈沖CP到來后，輸入數據X1~X4就一齊送入D觸發器，這種輸入方式稱為并行輸入。圖中寄存器每位的輸出端加了一個與門，在讀出脈沖為高電平時，寄存器就有輸出。寄存器輸出端一般接有三態門，以利與總線連接。圖14.4.1的寄存器在輸出時也是各位同時輸出的。因此，稱這種輸出方式為并行輸出。

14.4.2移位寄存器在數字系統中，常常要將寄存器中的數碼按時鐘的節拍向左移或右移一位或多位，能實現這種移位功能的寄存就稱為移位寄存器。在計算機中，進行二制數的乘法和除法都是由移位操作結合加法操作來完成。用JK觸發器構成移位寄存器雙向移位寄存器中規模集成寄存器串行輸入串并行輸出右移寄存器14.4.2.1串行輸入串并行輸出右移寄存器規定向高位移----右移

串行輸入，串行、并行輸出右移寄存器，以同步時鐘作為移位脈沖CP使用。因為要實現數據右移，所以每位觸發器的輸出要連向相鄰右側觸發器的數據輸入端，如圖所示。

在各時鐘脈沖作用下，觸發器的狀態轉換關系如下表所示。

若需要從移位寄存器中取出數碼，可從每位觸發器的輸出端引出，這種輸出方式稱并行輸出。另一種輸出方式是由最后一級觸發器F4輸出端引出。若寄存器中已存有數碼1011，每來一個移位脈沖輸出一個數碼（即將寄存器中的數碼右移一位），則再來四個移位脈沖后，四位數碼全部逐個輸出，這種方式稱之為串行輸出。移位寄存器也可以進行左移位。原理和右移寄存器沒有本質的區別，電子工程手冊編委會規定向高位移稱為右移，向低位移稱為左移*

，而不管紙面上的方向如何。

74LS194的邏輯圖符號如圖所示，這是一種具有并行輸出、并行輸入、左移、右移、保持等多種功能的移位寄存器。邏輯符號中的SRG4(ShiftRegister4)是四位移位寄存器的縮寫。

14.4.2.2通用多功能74LS194型雙向移位寄存器圖14.4.374LS194的簡化邏輯符號74LS194的功能表：2．送數當控制端[S1S0]=11(3)時，由功能表表的第3行可知，在時鐘上升沿到來時，它將接收A、B、C、D數據的并行輸入。3．保持當CP處于低電平，或者[S1S0]=00(0)時，移位寄存器處于保持狀態。即寄存器中的數據不產生移位。74LS194的功能表：4．右移當[S1S0]=01(1)時，在時鐘的參與下執行右移操作，將移位寄存器中的數據依次向高位移動一位，同時接收右移數據串行輸入端DSR的數據進入QA，QD的數據將移出寄存器。5．左移當[S1S0]=10(2)