第5章存儲器系統學習要求：存儲器分類、組成及功能。位擴充與地址擴充技術。理解存儲器與CPU的連接方法了解內存條技術的發展理解存儲器系統的分層結構理解虛擬存儲技術及高速緩存Cache技術5.1存儲器的分類與組成按存放信息原理不同隨機存取存儲器RAM(RandomAccessMemory)只讀存儲器ROM(Read-OnlyMemory)靜態SRAM動態DRAM掩膜ROM（MROM）可編程ROM（PROM）可擦除編程ROM（EPROM）電擦除PROM（EEPROM）閃存Flash（NORFlash，NANDFlash）按工藝不同半導體存儲器的組成存儲體地址選擇電路讀寫電路與控制電路5.1存儲器的分類與組成存儲0和1信息的電路實體地址線為n，地址單元數為N，需要譯碼電路選擇存儲體包括控制電路和讀寫放大器5.2隨機存取存儲器5.2.1靜態隨機存取存儲器5.2.1靜態隨機存取存儲器靜態RAM讀寫過程1）讀出過程（1）地址碼→RAM芯片的地址輸入端→

X與Y地址譯碼器譯碼，產生行選與列選信號，選中某一存儲單元，該單元中存儲的代碼，將出現在I/O電路的輸入端。I/O電路對讀出的信號進行放大、整形，送至輸出緩沖寄存器。緩沖寄存器一般具有三態控制功能，沒有開門控制信號，所存數據還不能送到數據總線DB上。（2）在送上地址碼的同時，還要送上讀／寫控制信號和片選信號。靜態RAM讀寫過程2）寫入過程（1）同上述讀出過程（1），先選中相應的存儲單元，使其可以進行寫操作。（2）將要寫入的數據放在DB上。（3）加上片選信號及寫入信號。這兩個有效控制信號打開三態門使DB上的數據進入輸入電路，送到存儲單元的位線上，從而寫入該存儲單元。5.2.1靜態隨機存取存儲器靜態RAM芯片有2114,2142,6116,6264,62256，68512,6281024右圖所示為6116芯片引腳圖5.2.1靜態隨機存取存儲器5.2.1靜態隨機存取存儲器5.2.2動態隨機存取存儲器5.2.2動態隨機存取存儲器動態RAM動態RAM的位數都是1位；動態RAM的地址引腳只是實際地址線的一半。為保證地址正確讀入，有行、列地址控制輸入CAS和RAS，控制輸入有效時，分別讀入一半地址。2164是64K×1位RAM。5.2.2動態隨機存取存儲器5.3只讀存取存儲器5.3只讀存取存儲器EPROM芯片常用的有：2716（2K×8）2732（4K×8）2764（8K×8）27128（16K×8）27256（32K×8）27512（64K×8）等。5.3只讀存取存儲器Intel2732A是一種4K×8?b的EPROM12條地址線A11～A08條數據線O7～O0。為芯片允許信號，用來選擇芯片；為輸出允許信號，用來把輸出數據送上數據線，只有當這兩條控制線同時有效時，才能從輸出端得到讀出的數據。5.3只讀存取存儲器5.3只讀存取存儲器5.4存儲器的擴充及其與CPU的連接

把握要領---緊扣三總線CPU與存儲器連接示意AB地址總線與容量對應；均經鎖存器與M全部對應相連接。

DB數據總線根據4、8位不同，分別與高8位或低8位對應連接。

CB控制總線一般考慮CS、WE、RD、M/IO及相應的控制邏輯。綜合考慮的因素1）CPU總線的帶負載能力

可加驅動器或緩沖器2）速度匹配與時序控制盡量選快速芯片3）數據通路匹配

存儲器以字節為單位，16位或32位數據需要放在連續的幾個內存單元中，稱為“字節編址結構”。（奇、偶體）4）合理的內存分配

分為ROM區和RAM區5.4存儲器的擴充及其與CPU的連接●N×1位芯片，擴展N個字節，用8片并列成一組；●1K×4位芯片，擴展1KB,要用2片并列成一組。1.位數擴充

★用多塊存儲器芯片重疊使用。并成一個字節或字長的存儲體。

★主要是數據線按位排列，存放數據的某個對應位，并行連接到CPU的數據線上。

★組內每片的地址線、控制線并在一起；再與CPU的相應信號線連接。5.4.1存儲器的擴充5.4.1存儲器的擴充1.位數擴充1.位數擴充5.4.1存儲器的擴充2.地址的擴充：要領：各位組地址線、數據線、讀寫控制線橫向延伸串聯。片選線經譯碼器分別連接！組2組1組4組3擴展容量256B×4組=1KB（組內256×4位×2片）5.4.1存儲器的擴充

◆芯片選擇：在芯片地址線位數的基礎上擴展地址線，每只芯片均有一條片選線CS(CE)，選通芯片。◆片內地址：由存儲器芯片上地址線編碼決定。擴展多芯片時解決2個問題：擴展線位數n與擴展芯片N的關系為2n=N地址線位數擴展及地址分配并由擴展線控制芯片的片選CS5.4.1存儲器的擴充例如擴展4片4KB字節的存儲器，則第3只芯片的地址：A11A00000

0000

0000→B000H1111

1111

1111→BFFFH

12位芯片內地址★同容量存儲芯片的地址線擴展

擴展的地址編碼放在高位，芯片地址編碼放在低位。最低最高

A14A13A12

011

011

3位擴展地址5.4.1存儲器的擴充★不同容量存儲芯片地址線擴展以地址線位數最多的芯片為準進行擴展，在差別位置插入無關位。例如擴展1片4K字節和1片8K字節存儲器。A14A13A12A11A08KB芯片100

0000

0000

0000→4000H～

101

1111

1111

1111→5FFFH4KB芯片01×

0000

0000

0000→2000H～

01×

1111

1111

1111→3FFFH插入無關位的第二種方法（可擴展的地址線充足時）5.4.1存儲器的擴充★不同容量存儲芯片地址線擴展以地址線位數最多的芯片為準進行擴展，在差別位置插入無關位。例如擴展1片4K字節和1片8K字節存儲器。

A15A14A13A12A11

A08KB芯片10×0

0000

0000

0000→8000H(A000H)

10×1

1111

1111

1111→9FFFH(BFFFH)4KB芯片01××

0000

0000

0000→4000H(6000H)

01××

1111

1111

1111→4FFFH(6FFFH)5.4.1存儲器的擴充線選譯碼法▲方法：用某一擴展位直接作為片選信號。▲優點：無譯碼電路，線路簡單，成本低。▲缺點：有地址重疊現象,浪費大量的存儲空間。圖6.24存儲器線選譯碼電路圖5.4.1存儲器的擴充

線選譯碼法▲方法：用某一擴展位直接作為片選信號?！鴥烖c：無譯碼電路，線路簡單，成本低?！秉c：有地址重疊現象,浪費大量的存儲空間。圖6.24存儲器線選譯碼電路圖A14A13A12在同一時刻只能有一位為0

其中：A12=0選中片1，地址空間為6000H～6FFFH；

（A15的無關）重疊區域之一為E000H～EFFFH;

A13=0選中片2，地址空間為5000H～5FFFH；

A14=0選中片3，地址空間為3000H～3FFFH。5.4.1存儲器的擴充A2A1A0Yi000001010

01110010111011174LS-138是常用的3-8譯碼器圖6.6片選控制譯碼邏輯011011101110

全譯碼法常用譯碼器有雙2-4譯碼器、3-8譯碼和4-16譯碼器等。5.4.1存儲器的擴充全譯碼法▲方法：低位地址線作片內字選；高位擴展線全部參加譯碼?！秉c：需加譯碼電路▲優點：無地址重疊現象，地址空間唯一性。6.25全譯碼法的存儲器系統電路圖5.4.1存儲器的擴充

混合譯碼法

一部分空余地址線參加譯碼一部分用于線選連接圖6.26

片選方式的選擇要根據系統復雜程度綜合分析確定。5.4.1存儲器的擴充5.4.2存儲器與CPU的連接1.只讀存儲器與8086CPU的連接2.靜態RAM與8086CPU的連接5.4.2存儲器與CPU的連接例：某8088CPU系統用2764ROM芯片6264SRAM芯片構成16KB的內存。其中，ROM的地址范圍為0FE000H~0FFFFFH,SRAM的地址范圍為0F000H~0F1FFFH。試利用74lS138譯碼器。畫出存儲器與CPU的連接圖。并標出總線信號名稱。設計步驟：（1）確定地址線數

（2）確定地址分配

（3）畫出地址分配表和地址位圖

（4）畫出地址譯碼電路5.4.2存儲器與CPU的連接BHE有效選中高8位（奇數體）A0=0選中低8位（偶數體）

高位512k×8

低位512k×8

二者均有效=00時，選中16位字5.4.2存儲器與CPU的連接3.8086單處理器系統的連接實例5.4.2存儲器與CPU的連接5.4.2存儲器與CPU的連接32位存儲器接口5.64位存儲器接口5.5內存條技術的發展1.SIMM內存（SingleInlineMemoryModules）30線72線256KB512KB-2M2.EDODRAM（ExtendedDataOut）工作電壓5V，帶寬32位，4-16MB5.5內存條技術的發展3.SDRAM64位帶寬5.5內存條技術的發展4.RambusDRAM基于RISC理論，頻率更高5.5內存條技術的發展5.DDR內存（DualDataRateSDRAM）DDR4005.5內存條技術的發展6.DDR2，DDR35.5內存條技術的發展數據預取功能、點對點拓撲結構，100nm以下生產線，工作電壓降至1.

5V5.6外部存儲器5.6外部存儲器5.7存儲器系統的分層結構5.8存儲器管理概述5.8.1虛擬存儲管理80386的三種工作模式實模式保護模式虛擬8086模式1.實模式80386的三種工作模式可尋址的實地址空間只有1MB，所有的段最大容量為64KB中斷向量表設置在00000H~003FFH系統初始化區在FFFFFFF0~FFFFFFFF