TTL集成電路的全名是晶體管-晶體管邏輯（Transistor-TransistorLogic),CMOS互補對稱金屬氧化物半導體（Complementarysymmetrymetaloxidesemiconductor）輸出L：<0.8V；H：>2.4V。

輸入L：<1.2V；H：>2.0V輸出L：<0.1*Vcc；H：>0.9*Vcc。

輸入L：<0.3*Vcc；H：>0.7*Vcc.預備知識ECL射極耦合邏輯（EmitterCoupleLogic）

MOS金屬氧化物半導體(場效應管)14.2半導體存儲原理及芯片雙極型MOS型TTL型ECL型速度很快、功耗大、容量小電路結構P-MOSN-MOSCMOS(PN兩者互補組成)功耗小、容量大工作方式靜態MOS動態MOS（靜態MOS除外）2存儲信息原理靜態存儲器SRAM動態存儲器DRAM（雙極型、靜態MOS型）：依靠雙穩態電路內部交叉反饋的機制存儲信息。（動態MOS型）：依靠電容存儲電荷的原理存儲信息。功耗較大,速度快,作Cache。功耗較小,容量大,速度較快,作主存。34.2.1雙極型存儲單元與芯片讀放VCCWWZBAD1D2V1V2二極管集電極耦合式雙極型單元V1導通,V2截止:信息為0V1截止,V2導通:信息為1（1）寫入“0”、“1”（3）讀出“0”、“1”（2）信號保持選中：Z線0.3V4TTL型存儲芯片舉例SN7418916×4VCCA1A0A2A3DI4DO4DI3DO3GNDDI2DO2DI1DO1SwSN74189芯片引腳圖SVCC

:

電源A0~3:地址DI1~4：數據輸入DO1~4：數據輸出GND：接地線:片選信號W:讀\寫信號5列譯碼A1A0A3

A2y0y1y2y3行譯碼x0x1x2x3DI4DO4DI3DO3DI2DO2DI1DO1SN74189芯片內部四個位平面的行列譯碼結構示意【分析】地址碼為0001時6一個位平面內部的行列譯碼結構示意I/OI/OI/OI/Ox0x1x2x3y3y2y1y0W0W0W1W1W2W2W3W3DiDo74.2.2靜態MOS存儲單元與芯片VccT3T1T4T2T5T6ZWWN溝道-MOS六管(場效應管)靜態存儲單元81.六管單元（1）組成T1、T3：MOS反相器Vcc觸發器T3T1T4T2T2、T4：MOS反相器T5T6T5、T6：控制門管ZZ：字線，選擇存儲單元(高電平)位線，完成讀/寫操作WWW、W：（2）定義“0”：T1導通，T2截止；“1”：T1截止，T2導通。9（3）工作T5、T6Z：加高電平，高、低電平，寫1/0。（4）保持只要電源正常，保證向導通管提供電流，便能維持一管導通，另一管截止的狀態不變，故稱靜態。VccT3T1T4T2T5T6ZWW導通，選中該單元。寫入：在W、W上分別加讀出：根據W、W上有無電流，讀1/0。Z：加低電平，T5、T6截止，該單元未選中，保持原狀態。靜態單元是非破壞性讀出，讀出后原內容不變。10地址端：2114（1K×4）191018A6A5A4A3A0A1A2CSGNDVccA7A8A9D0D1D2D3WEA9～A0（入）數據端：D3～D0（雙向入/出）控制端：片選CS=0選中芯片=1未選中芯片寫使能WE=0寫=1讀電源、地:VCC、GND2.存儲芯片[例]SRAM芯片Intel2114（1K×4位）外特性114.2.3動態MOS存儲單元與芯片T1T2T3T4ZWWC1C2動態MOS四管存儲單元1.四管單元T1、T2：記憶管C1、C2：柵極電容T3、T4：控制門管Z：字線位線W、W：12（2）定義0：T1導通，T2截止1：T1截止，T2導通T1T2T3T4ZWWC1C2（C1有電荷，C2無電荷）（C1無電荷，C2有電荷）（3）工作Z：加高電平，T3、T4導通，選中該單元。13高電平，斷開充電回路，然后字線Z再加高電平（4）保持寫入：在W、W上分別加高、低電平，寫1/0。讀出：W、W先預充電至再根據W、W上有無電流，讀出0/1。Z：加低電平，T3、T4截止，該單元未選中，保持原狀態。需定期向電容補充電荷（動態刷新），故稱動態。四管單元是非破壞性讀出，讀出過程即實現刷新。T1T2T3T4ZWWC1C2142.單管單元（1）組成C：記憶單元CWZTT：控制門管Z：字線W：位線（2）定義“0”：C無電荷，電平V0（低）“1”：C有電荷，電平V1（高）寫入：Z加高電平，T導通，在W上加高/低電平，寫1/0。讀出：W先預充電，根據W線電位的變化，讀1/0。斷開充電回路。（3）工作Z加高電平，T導通，153.存儲芯片（4）保持Z：加低電平，T截止，該單元未選中，保持原狀態。單管單元是破壞性讀出，讀出后需重寫。CWZT外特性：例.DRAM芯片2164（64K×1位）16地址端：216（64K×1）18916GNDCASDoA6A3A4A5A7A7～A0（入）數據端：Di（入）控制端：片選寫使能WE=0寫=1讀電源、地空閑/刷新DiWERASA0A2A1Vcc分時復用，提供16位地址。Do（出）行地址選通RAS列地址選通CAS：=0時A7～A0為行地址高8位地址：=0時A7～A0為列地址低8位地址1腳未用，或在新型號中用于片內自動刷新。171M×4位DRAM芯片的管腳圖，其中有兩個電源腳、兩個地線腳，為了對稱，還有一個空腳（NC）。10根地址線，4根數據線，行列選通信號RAS和CAS。以及讀寫控制WE和輸出允許OE。18行地址鎖存器和列地址鎖存器：分時傳送地址碼。先傳送地址碼A0～A9，由行選通信號RAS打入到行地址鎖存器；然后傳送地址碼A10～A19，由列選通信號CAS打入到列地址鎖存器。19刷新計數器和相應的控制電路：DRAM要定期刷新，按行刷新，刷新計數器的長度等于行地址鎖存器。刷新操作與讀/寫操作是交替進行，通過2選1多路開關來提供刷新行地址或正常讀/寫的行地址。204.2.4半導體只讀存儲器1、MROM(掩模型只讀存儲器)2、PROM(可一次編程只讀存儲器)3、EPROM(可擦除可編程只讀存儲器)4、EEPROM(電擦除可重寫只讀存儲器)5、FLASH(快擦寫型電可重編程存儲器)214.3主存的組織4.3.1半導體存儲器邏輯設計需解決：芯片的選用、片內地址分配與片選邏輯、信號線的連接。22[例1]用2114（1K×4）SRAM芯片組成容量為4K×8的存儲器。地址總線A15～A0（低）,雙向數據總線D7～D0（低）,讀/寫信號線R/W。給出芯片內部地址分配與片選邏輯,并畫出M框圖。231.計算芯片數（1）先擴展位數，再擴展單元數。

2片1K×41K×84組1K×8

4K×8

8片（2）先擴展單元數，再擴展位數。

4片1K×4

4K×4

2組4K×44K×88片24存儲器尋址邏輯2.地址分配與片選邏輯芯片內的尋址系統(二級譯碼)芯片外的地址分配與片選邏輯為芯片分配哪幾位地址，以便尋找片內的存儲單元由哪幾位地址形成芯片選擇邏輯，以便尋找芯片存儲空間分配：4KB存儲器在16位地址空間（64KB）中占據任意連續區間。2564KB1K×41K×41K×41K×41K×41K×41K×41K×4需12位地址尋址：4KBA15…A12

A11A10A9……A0A11～A0000

……

0任意值

001

……

1011

……

1101

……

1010

……

0100

……

0110

……

0111

……

1片選

片內地址

26低位地址分配給芯片，高位地址形成片選邏輯。芯片片內地址片選信號片選邏輯1K1K1K1KA9～A0A9～A0A9～A0A9～A0A11A10A11A10A11A10A11A10CS0CS1CS2CS3273.線路連接（1）擴展位數41K×41K×44101K×41K×44101K×41K×441041K×41K×441044A9~A0D7~D4D3~D044R/WA11A10CS3A11A10CS0A11A10CS1A11A10CS2（2）擴展單元數（3）連接控制線（4）片選邏輯電路總線地址：010101010101，分析其訪存情況28某半導體存儲器，按字節編址。其中，0000H～07FFH為ROM區，選用EPROM芯片（2KB/片）；0800H～13FFH為RAM區，選用RAM芯片（2KB/片和1KB/片）。地址總線A15～A0（低）。給出地址分配和片選邏輯。[例2]1.計算容量和芯片數ROM區：2KBRAM區：3KB存儲空間分配：2.地址分配與片選邏輯先安排大容量芯片（放地址低端），再安排小容量芯片。便于擬定片選邏輯。共3片29A15A14A13A12A11A10A9…A0000000……0000001……1

000011……1

0001001…1

000010……0

0001000…0低位地址分配給芯片，高位地址形成片選邏輯。芯片片內地址片選信號片選邏輯2K2K1KA10～A0A10～A0A9～A0CS0CS1CS2A12A11A12A11A12A115KB需13位地址尋址：ROMA12～A064KB1K2K2KRAMA10A15A14A13為全0,不使用30[例3]某半導體存儲器容量為4K×8，其中固化區2KB選用EPROM芯片2716（2K×8），工作區2KB選用RAM芯片2114（1K×4）；存儲器地址總線A15-A0（低），雙向數據總線D7-D0（低），讀寫信號線R/W。問題：請按要求設計此存儲器；（1）計算芯片數量及組合關系；（2）分配片內地址與片選邏輯；（3）畫出存儲器邏輯圖和連線；314.3.3主存的外部連接方式1.系統模式CPU存儲器地址數據R/WCPU存儲器地址數據R/W地址鎖存器數據緩沖器總線控制器（a）最小系統模式（b）較大系統模式32CPU存儲器地址數據R/W地址鎖存器數據緩沖器總線控制器（C）專用存儲總線模式專用存儲總線334.3.4

主存芯片技術介紹SBSRAM(同步突發靜態隨機存儲器)多端口SRAMFIFO存儲器EDODRAM擴展數據輸出動態隨機存儲器SDRAM同步動態隨機存儲器DDRSDRAM雙倍數據率同步動態隨機存儲器344.3.5

存儲器的刷新與校驗1.刷新含義和原因含義：刷新。動態存儲器依靠電容電荷存儲信息。平時無電源供電，時間一長電容電荷會泄漏，需定期向電容補充電荷，以保持信息不變。定期向電容補充電荷原因：（一）動態存儲器的刷新35注意刷新與重寫的區別。破壞性讀出后重寫，以恢復原來的信息。2.最大刷新間隔2ms。以封裝后的一個存儲芯片為單位，2ms內必須對所有片內存儲單元刷新一遍。非破壞性讀出的動態M，需補充電荷以保持原來的信息。3.刷新方法逐行刷新。刷新1行所用的時間刷新周期（小于存取周期）刷新一塊芯片所需的刷新周期數由芯片矩陣的行數決定。36對主存的訪問情況由CPU通過地址總線（AB）提供行+列地址，隨機訪問。（1）CPU訪存：（2）動態芯片刷新：由刷新地址計數器提供