第6章半導體存儲器半導體存儲器是一種由半導體器件構成的能夠存儲數據、運算結果、操作指令的邏輯部件。主要用于計算機的內存儲器。本章對其特點、分類、技術指標予以簡單介紹，并介紹基本存儲單元的組成原理，集成半導體存儲器的工作原理及功能。本章重點要求掌握各類存儲器的特點、存儲器容量擴展和用存儲器實現組合電路。6.1概述⒈半導體存儲器的特點及分類按制造工藝的不同可把存儲器分成TTL型和MOS型存儲器兩大類。TTL型速度快，常用作計算機的高速緩沖存儲器。MOS型具有工藝簡單、集成度高、功耗低、成本低等特點，常用作計算機的大容量內存儲器。6.1概述⒈半導體存儲器的特點及分類按存儲二值信號的原理不同存儲器分為靜態存儲器和動態存儲器兩種。靜態存儲器是以觸發器為基本單元來存儲0和1的，在不失電的情況下，觸發器狀態不會改變；動態存儲器是用電容存儲電荷的效應來存儲二值信號的。電容漏電會導致信息丟失，因此要求定時對電容進行充電或放電。按工作特點不同半導體存儲器分成只讀存儲器、隨機存取存儲器和順序存取存儲器。6.1概述⒉半導體存儲器的技術指標存取容量：表示存儲器存放二進制信息的多少。二值信息以字的形式出現。一個字包含若干位。一個字的位數稱做字長。通常，用存儲器的存儲單元個數表示存儲器的存儲容量，即存儲容量表示存儲器存放二進制信息的多少。存儲容量應表示為字數乘以位數。選中哪些存儲單元，由地址譯碼器的輸出來決定。即由地址碼來決定。地址碼的位數n與字數之間存在2n=字數的關系。如果某存儲器有10個地址輸入端，那它就能存210=1024個字。6.1概述⒉半導體存儲器的技術指標存取周期：存儲器的性能取決于存儲器的存取速率。存儲器的存取速度用存取周期或讀寫周期來表征。把連續兩次讀（寫）操作間隔的最短時間稱為存取周期。6.2只讀存儲器半導體只讀存儲器(Read-onlyMemory,ROM)是具有n個輸入b個輸出的組合邏輯電路。地址輸入Addressinput數據輸出DataoutputCS片選控制線6.2只讀存儲器只讀存儲器存儲了一個n輸入b輸出的組合邏輯功能的真值表。2輸入4輸出組合邏輯功能表地址內容A1

A0D3D2D1D0000110110101101101011100可以將其存儲在22×4的只讀存儲器中6.2只讀存儲器只讀存儲器是一種組合電路，當信息被加工時或被編程時，認為信息是存儲在ROM中。其特點是電路結構簡單，電路形式和規格比較統一，在操作過程中只能讀出信息不能寫入。通常用其存放固定的數據和程序，如計算機系統的引導程序、監控程序、函數表、字符等。只讀存儲器為非易失性存儲器(nonvolatilememory)，去掉電源，所存信息不會丟失。分類ROM按存儲內容的寫入方式，可分為固定ROM可編程序只讀存儲器(ProgrammableReadOnlyMemory，簡稱PROM)可擦除可編程序只讀存儲器(ErasableProgrammableReadOnlyMemory，簡稱EPROM)。⒈固定只讀存儲器ROM固定ROM，在制造時根據特定的要求做成固定的存儲內容，出廠后，用戶無法更改，只能讀出。有TTL型和MOS型ROM兩種。⒈固定只讀存儲器ROMROM由地址譯碼器、存儲矩陣、輸出和控制電路組成，如圖6-1所示。地址譯碼器地址輸入W0……WN-1存儲矩陣

N×M輸出及控制電路D0DM-1……數據輸出圖6-1ROM結構圖⒈固定只讀存儲器ROM圖6-2是一個4×4位的NMOS固定ROM。圖6-2NMOS固定ROMA0A1W0W1W2W3+VDDD3D2D1D0D3D2D1D011&&&&1111存儲矩陣輸出電路地址譯碼字線位線D3D2D1D0W3W2W1W0⒈固定只讀存儲器ROM圖6-3是ROM的點陣圖。D3D2D1D0W3W2W1W0圖6-3ROM的符號矩陣表6-1ROM中的信息表地址內容A1

A0D3D2D1D0000110110101101101011100存儲矩陣的輸出和輸入是或的關系，這種存儲矩陣是或矩陣。地址譯碼器的輸出和輸入是與的關系，因此ROM是一個多輸入變量（地址）和多輸出變量（數據）的與或邏輯陣列。位線與字線之間邏輯關系為：D0=W0+W1

D1=W1+W3D2=W0+W2+W3D3=W1+W3⒉可編程只讀存儲器(PROM)PROM的存儲內容可以由使用者編制寫入，但只能寫入一次，一經寫入就不能再更改。PROM和ROM的區別在于ROM由廠家編程，而PROM由用戶編程。出廠時PROM的內容全是1或全是0，使用時，用戶可以根據需要編好代碼，寫入PROM中。⒉可編程只讀存儲器(PROM)圖6-4為一種PROM的結構圖，存儲矩陣的存儲單元由雙極型三極管和熔斷絲組成。⒊可擦可編程只讀存儲器(EPROM)PROM只能寫一次的原因是熔絲斷了，不能再接通。EPROM的存儲內容可以改變，但EPROM所存內容的擦除或改寫，需要專門的擦抹器和編程器實現。在工作時，也只能讀出。⒊可擦可編程只讀存儲器(EPROM)可擦除可編程存儲器又可以分為：光可擦除可編程存儲器UVEPROM(Ultra—VioletErasableProgrammableRead－OnlyMemory)⒊可擦可編程只讀存儲器(EPROM)可擦除可編程存儲器又可以分為：電可擦除可編程存儲器E2PROM(ElectricalErasableProgrammableRead－OnlyMemory)快閃存儲器(FlashMemory)等。快閃存儲器以其高集成度、大容量、低成本和使用方便等優點得到廣泛應用。例如在一些較新的計算機主板上采用FlashROMBIOS，會使得BIOS升級變得非常方便。例6-1試用ROM設計一個能實現函數y=x2的運算表電路，x的取值范圍為0~15的正整數。解：因為自變量x的取值范圍為0~15的正整數，所以應用4位二進制正整數，用B=B3B2B1B0表示，而y的最大值是225，可以用8位二進制數Y=Y7Y6Y5Y4Y3Y2Y1Y0表示。根據y=x2的關系可列出Y7、Y6、Y5、Y4、Y3、Y2、Y1、Y0與B3、B2、B1、B0之間的關系如表6-2所示。例6-10149162536496481100121144169196225十進制數注00000000000000010000010000001001000100000001100100100100001100010100000001010001011001000111100110010000101010011100010011100001Y7Y6Y5Y4Y3Y2Y1Y0輸出0000000100100011010001010110011110001001101010111100110111101111B3B2B1B0輸入例6-16.3隨機存取存儲器隨機存取存儲器RAM(RandomAccessMemory)可隨時從任一指定地址存入(寫入)或取出(讀出)信息。在計算機中，RAM用作內存儲器和高速緩沖存儲器。RAM分為靜態SRAM和動態DRAM；靜態RAM又分為雙極型和MOS型。6.3隨機存取存儲器靜態RAM(StaticRAM，SRAM)一旦將1個字寫入某個存儲位置中，只要不斷電，其存儲內容保持不變，除非該存儲位置被重新寫入信息。動態RAM(DynamicRAM，DRAM)，必須對存儲的數據進行讀出和重寫操作來周期地刷新，否則存儲器中的數據將會消失。6.3隨機存取存儲器大多數RAM在斷電后，所存儲的數據會消失，是易失性存儲器(volatilememory)。一些RAM在斷電后仍能保持存儲的數據不變，如老式的磁芯存儲器和現代的CMOS靜態RAM。CMOS靜態RAM含有一個壽命為10年的鋰電池。近年來，出現了非易失性鐵電RAM(ferroelectricRAM)，這些器件將磁元件和電元件組合在單個IC芯片上，斷電后，保持狀態不變。⒈靜態RAMRAM具有地址輸入、控制輸入、數據輸出和數據輸入。地址輸入數據輸入控制輸入數據輸出Chip-select(CS)inputOutput-enable(OE)inputWrite-enable(WE)⒈靜態RAM靜態RAM中存儲單元的工作原理與D鎖存器類似，不同于邊沿式D觸發器。即無論什么時候選中WE輸入，所選存儲單元的鎖存器總是打開的或是透明的，輸入數據流入或通過鎖存器。所存儲的實際值是在鎖存器關閉時存在的值。⒈靜態RAM靜態RAM通常只具有兩種已定義的存儲操作：讀當CS和OE有效時，地址呈現在地址輸入端上，所選存儲位置上的鎖存器輸出被傳遞到DOUT。寫地址呈現在地址輸入端，數據字呈現在DIN上，接著CS和WE有效；所選存儲位置上的鎖存器被打開，輸入字被存儲。⒈靜態RAM靜態RAM的內部結構靜態RAM中的每一位存儲單元具有圖示電路相同功能。SRAM單元被組合成帶有附加控制邏輯的陣列中，形成完整的靜態RAM。⒈靜態RAM8×4靜態RAM的內部結構在讀操作中，輸出數據是地址輸入的組合函數，在輸出總線使能時，改變地址線是無損害的。讀操作的存取時間是從最后一個地址輸入變得穩定開始計算的。⒈靜態RAM8×4靜態RAM的內部結構在寫操作中，輸入數據存儲在鎖存器中。在WR_L有效的瞬間不要求鎖存器的D輸入數據達到穩定，它只需要在WR_L失效前某個時刻達到即可。⒈靜態RAM8×4靜態RAM的內部結構在寫操作中，地址輸入在WR_L有效之前的一段建立時間內必須達到穩定，并在WR_L失效后的一段時間內保持穩定。否則數據可能“噴灑”在陣列的各個地方。⒈靜態RAM8×4靜態RAM的內部結構僅當CS_L和WE_L同時有效時，WR_L在內部才有效。因而一個寫周期(writecycle)是從CS_L和WE_L有效時開始，到二者中任一個失效時結束。⒈靜態RAMSRAM的常見應用在小的微處理機系統中做數據存儲，通常是在“嵌入式”應用中，如電話、烤爐、電子減振器等。通用計算機中常用DRAM。超快速SRAM通常在高性能計算機的“高速緩沖”存儲器中存儲常用指令和數據。⒉動態RAMSRAM中最基本的存儲器單元是D鎖存器，在分立設計中需要4個門電路，在定制設計的SRAMLSI芯片中，需要4-6個晶體管實現。為了構建具有較高密度的RAM，芯片設計者發明了每位只用一個晶體管的存儲器單元。⒉動態RAMDRAM的結構僅用一個晶體管構建一個雙穩元件是不可能的。動態RAM(dynamicRAM，DRAM)中的存儲器單元是在微小的電容器上存儲信息，并通過一個MOS管來存取這些信息。位線字線DRAM中一位存儲單元通過將字線設置為高電平以存取這些信息。⒉動態RAMDRAM的結構寫入信息時，字線為高電平，MOS管導通，對電容充電，相當于寫入1信息。⒉動態RAMDRAM的結構讀出信息時，位線首先被預充電到高、低電平間的中間電壓，接著將字線設為高電平，根據電容器的電壓是高電平還是低電平，決定被預充電的位線被推高一點還是推低一點。通過讀出放大器(senseamplifier)能檢測到這一微小變化，并將其恢復成相應的0或1。注意，讀一個單元會破壞存儲在電容器上的原始電壓，因而數據在讀之后必須重新寫入原來的單元。⒉動態RAMDRAM的結構DRAM單元中的電容器具有很少電容量，但存取它的MOS晶體管卻有很高的阻抗，因此需要相對很長的時間(很多毫秒)才能使高電壓放電到低電平。⒊集成RAM簡介圖6-14是Intel公司1k×4的CMOS型靜態RAM2114的結構圖。行地址譯碼器64×64存儲矩陣I/O電路列地址譯碼器………………讀寫控制A6A7A8A9A0A1A2A3A4A5X0X63B0B63Y0Y15CSR/WD0D1D2D3執行寫操作執行讀操作正確使用2114RAM的關鍵是掌握各種信號的時序關系。⒊集成RAM簡介如圖是Intel公司的MOS型靜態RAM2114的外引腳排列圖。⒊集成RAM簡介如圖為CMOS型2k×8的靜態RAM6116外引腳排列圖。⒊集成RAM簡介如圖為CMOS型8k×8的靜態RAM6264外引腳排列圖。⒋RAM的擴展RAM的種類很多，存儲容量有大有小。當一片RAM不能滿足存儲容量需要時，就需要將若干片RAM組合起來，構成滿足存儲容量要求的存儲器。RAM的擴展分為位擴展和字擴展兩種。⒋RAM的擴展⑴位擴展字數滿足要求，而位數不夠時，應采用位擴展。實現位擴展的原則是：①多個單片RAM的I/O端并行輸出。②多個RAM的CS接到一起，作為RAM的片選端（同時被選中）；③地址端對應接到一起，作為RAM的地址輸入端。④多個單片RAM的R/W端接到一起，作為RAM的讀/寫控制端（讀/寫控制端只能有一個）；⒋RAM的擴展⑴位擴展圖6-15RAM位擴展接線圖CSR/WA0A1A7I/O1I/O2I/O3I/O4CS256×1位RAM(1)A0A1…A7R/WCS256×1位RAM(2)A0A1…A7R/WCS256×1位RAM(3)A0A1…A7R/W256×1位RAM(4)A0A1…A7R/WCS⒋RAM的擴展⑵字擴展在RAM的數據位的位數足夠，而字數達不到要求時，需要進行字擴展。字數增加，地址線數相應增加。如256×8位RAM的地址線數為8條，而1024×8位RAM的地址線數為10條。

⒋RAM的擴展實現字擴展的原則是：①多個單片RAM的I/O端并接，作為RAM的I/O端②多片構成字擴展之后，每次訪問只能選中一片，選中哪一片，由字擴展后多出的地址線決定。多出的地址線經輸出低有效的譯碼器譯碼，接至各片RAM的CS端；③地址端對應接到一起，作為低位地址輸入端。④R/W端接到一起作為RAM的讀/寫控制端（讀寫控制端只能有一個）；⒋RAM的擴展R/WA0A1A7256×8位RAM(1)A0A1…A7R/WCSI/O1I/O8I/O4256×8位RAM(2)A0A1…A7R/WCSI/O1I/O8I/O4256×8位RAM(3)A0A1…A7R/WCSI/O1I/O8I/O4256×8位RAM(4)A0A1…A7R/WCSI/O1I/O8I/O4A8A9F0F1F2F32線-4線譯碼器例6-1試用1024×4位RAM實現4096×8位存儲器。解：4096×8位存儲器需1024×4位RAM的芯片數根據2n=字數，求得4096個字的地址線數n=12，兩片1024×4位RAM并聯實現了位擴展，達到8位的要求。地址線A11、A10接譯碼器輸入端，譯碼器的每一條輸出線對應接到2片1024×4位RAM的CS端。連接方式見圖6-17所示。例6-1例用RAM2114和74LS138組成4k×8位的存儲系統，寫出設計思想，畫出邏輯圖。解：RAM2114的容量是1k×4位，若要組成4k×8位的存儲系統，需同時進行字位擴展，首先進行用2片2114進行位擴展，組成1k×8的RAM，也稱為一頁面。在位擴展的基礎上用4個頁面進行字擴展。習題解答6-1為什么用ROM可以實現邏輯函數式？解：ROM的存儲矩陣由與陣列和或陣列組成。與陣列的輸入為地址碼，輸出為地址譯碼器的輸出，包含了全部輸入變量的最小項。或陣列的輸出（數據輸出）為最小項之和。這樣，用具有2n個譯碼輸出和m位數據輸出的ROM，可以得到一組最多為m個輸出的n個變量的邏輯函數。習題解答6-2已知固定ROM中存放四個四位二進制數為0101，1010，0010，0100，試畫出ROM的結點圖。解：四位二進制數0101，1010，0010，0100的結點圖如圖所示。

D3D2D1D0W3W2W1W0題6-2的結點圖習題解答6-3ROM點陣圖及地址線上波形圖如圖6-18，試畫出D3~D0線上的波形圖。習題解答6-3解：由題圖示ROM結點圖可以得到：

由表達式畫出波形圖如圖所示。習題解答6-5下列RAM各有多少條地址線？（1）512×2位（2）1K×8位（3）2K×1位（4）16K×1位（5）256×4位（6）64K×1位解：⑴512×2位：512=29，故有9個地址輸入端。⑵1K×8位:1K=1024=210，故有10個地址輸入端。⑶2K×1位:2K=2048=211，故有11個地址輸入端。⑷16K×1位:16K=214，故有14個地址輸入端。⑸256×4位:256=28，故有8個地址輸入端。⑹64K×1位:64K=216，故有16個地址輸入端。習題解答6-6將256×1位的RAM擴展成下列存儲器：（1）2048×1位（2）256×8位