第五節嵌入式系統的外圍接口設計1、復位方式2、系統時鐘3、I/O寄存器映射方式4、外圍接口邏輯電路匹配的問題外圍接口包括：1、CPU外圍電路（如復位電路、時鐘電路），2、外圍I/O模塊：包括基本接口、人機接口、通信接口及控制接口基本接口：存儲器接口（DRAM控制器）、中斷控制器、DMA控制器、定時/計數器、GPIO人機接口：LCD控制器、語音輸入輸出、視頻輸入輸出、鍵盤、觸摸屏等通信接口：以太網、CAN總線、USB、紅外線、PCMCIA、I2C總線控制接口：A/D、D/A、PWM1、復位方式阻容復位電路手動復位電路專用復位電路

軟件復位復位：可靠、抗干擾。

（1）阻容復位電路時間常數為RC=82ms。不同CPU的復位時間可能有差異。（2）手動復位電路

非門最小輸入高電平為2.0V，對于RC電路在0.6倍的時間常數和5V供電時電容上的電壓為0.45Vcc=2.25V，對于R=1k，C=22uF，t=0.6*R*C=13ms，滿足一般系統復位脈沖寬度大于2個機器周期的要求。注意事項（a）復位按鈕傳輸線應采用雙絞線，施密特非門去抖動、也提高了抗干擾的能力。（b）二極管的作用：當供電電壓瞬間斷電，如果斷電脈沖較寬，則C上的電可以通過R放掉，再上電時C上再充電可以達到可靠復位。但是如果斷電脈沖較窄，C上的電無法通過R完全放掉，則CPU無法可靠復位，導致程序運行錯誤。如果有二極管則斷電時電容上的電可以通過二極管管迅速放掉，再供電時CPU可以可靠復位。（c）電源的上升時間不能太長，否則單片機和非門均處于過渡狀態，此時無法實現可靠復位。當電源穩定后，電容C上的充電電壓又超過了非門最小輸入電壓，使單片機脫離了復位狀態。所以電源電壓上升時間過長導致系統無法可靠復位。開關電源后級濾波電容不能太大（d）當外圍接口芯片復位時間可能不一樣，而且復位線較長分布電容較大，導致外圍芯片的復位過程滯后于CPU，當在程序運行的開始就對外圍芯片進行初始化時往往導致失敗，所以可以先延時幾個毫秒再初始化外圍接口芯片，或采取措施保證外圍器件先完成復位。

（3）專用復位電路

手動復位、電源電壓監控，看門狗

通過將程序調到復位向量的地址重新開始執行程序，其他寄存器的狀態都不變，不會初始化寄存器。通過RESET就會初始化寄存器到初始狀態。

（4）軟件復位2、系統時鐘（1）石英晶體及石英振蕩器

（2）鎖相環倍頻時鐘

可以分別為CPU內核、實時時鐘電路以及不同的外圍接口電路提供時鐘信號。它們都是通過對系統時鐘進行分頻得到的，具有相關性。

/XPLLDIS----內部振蕩器（石英晶體）/外部時鐘源-4位3、I/O寄存器映射方式嵌入式處理器與外圍接口間交換三種信息：（1）數據信息：通常通過并行方式在總線上進行數據傳輸。（2）控制信息：處理器通過控制信息控制外圍接口的工作。（3）狀態信息：反映外設的工作狀態，是外設傳輸給處理器的信息，如Ready、Busy等。處理器通過訪問I/O的寄存器來實現對外圍接口的操作，寄存器的類型包括：模式寄存器控制寄存器狀態寄存器數據輸入寄存器數據輸出寄存器每一個寄存器都有地址用于對寄存器讀寫。不同的處理器對寄存器的地址和存儲器的地址有不同的編址方式。（1）與存儲器統一編址I/O空間的地址位于存儲器空間，把存儲器空間的一部分用于I/O空間，訪問寄存器與訪問存儲器使用同樣的指令。這種映射有兩種方案：A、

I/O空間與存儲器空間重疊B、I/O空間與存儲器空間不重疊A、

I/O空間與存儲器空間重疊B、I/O空間與存儲器空間不重疊整個存儲器空間分配一部分用于I/O空間。為了設計方便，有些嵌入式處理器設計一個重新定位寄存器，通過重新編程重新定位寄存器的值就可以使I/O空間在整個存儲器空間浮動、重新定位。如ARM，I/O與存儲器空間統一編址。Motorola的DragonBall可以通過重新定位寄存器的編程使I/O空間浮動。（2）單獨編址單獨編址方式設計了存儲器地址空間和I/O地址空間，它們之間完全獨立，采用不同的指令訪問。如8086，訪問存儲器采用MOV指令，訪問I/O采用IN和OUT。有的嵌入式處理器設計了模式寄存器，可以通過編程選擇統一編址還是單獨編址。

4、外圍接口邏輯電路匹配的問題（1）扇出（Fan-out）（2）電平的匹配扇出是指一個輸出能夠安全可靠驅動的輸入的數量。扇出是10表明器件能驅動10個輸入。扇出決定于：源的類型直流負載特性輸出電流：IOLMIN、IOHMIN輸入電流：IILMAX、IIHMAX交流負載特性（1）扇出（Fan-out）a、直流扇出

b、交流扇出：容性負載包括所有輸入端電容的并聯（和）及線路的寄生電容。CL：廠家用于器件特性測試的值，約為50~150pF，在Datasheet中測試條件中實際電容量=各邏輯電路的最大輸入電容量CINMAX的和+電路板布線的寄生電容

CINMAX：約為1~5pF電路板寄生電容一般為1~5pF/inch。當邏輯電路輸出能驅動的電容量CL>實際驅動的負載電容量時，能夠保證器件的特性。否則會對時序的上升時間和