第16章邏輯門電路16.1

基本邏輯門電路16.2

組合邏輯門16.3

TTL集成門和CMOS集成門具有邏輯功能的電路稱為邏輯電路或邏輯門電路，它是構成數字電路的基本單元。邏輯門電路按照結構組成的不同可分為兩類。

(1)分立元件門：它是由單個半導體器件組成的，目前較少使用。

(2)集成門：將各種半導體元器件集成在一個芯片上。

無論哪一種門電路，都是用高、低電平分別表示邏輯1和0兩種邏輯狀態的，如圖16.1所示。若以邏輯1表示輸出或輸入高電平，以邏輯0表示輸出或輸入低電平，則稱為正邏輯。反之，若以輸出或輸入的高電平為0，輸出或輸入的低電平為1，則稱為負邏輯。圖16.1正邏輯與負邏輯16.1基本邏輯門電路

用以實現基本邏輯運算的門電路有與門、或門、非門等。

1.與門電路

能實現與邏輯關系的電路稱為與門電路。二極管與門電路如圖16.2(a)所示，其邏輯符號和波形圖如圖16.2(b)和(c)所示，其中A、B為輸入變量，Y為輸出變量。圖16.2與門電路(a)電路圖；(b)邏輯符號；(c)波形圖設UCC=5V，A、B輸入端的高、低電平分別為UiH=3V,UiL=0V，UD=0.7V。輸出Y的高、低電平為UoH=3.7V，UoL=0.7V，即輸出Y高于3V為高電平，低于0.7V為低電平。輸入、輸出的邏輯電平及真值表如表16.1和表16.2所示。其邏輯表達式為

Y=A·B2.或門電路

能實現或邏輯關系的電路稱為或門電路。二極管或門電路、符號和波形圖如圖16.3所示，其中，A、B為輸入變量，Y為輸出變量。

設UCC=5V，A、B端輸入高電平為UiH=3V，輸入低電平為UiL=0V；輸出高電平為UoH=2.3V，輸出低電平UoL=

－0.7V，即輸出Y高于2.3V為高電平，低于－0.7V為低電平。輸入、輸出的邏輯電平和真值表如表16.3和表16.4所示。其邏輯表達式為

Y=A+B圖16.3或門電路(a)電路圖；(b)邏輯符號；(c)波形圖3.非門電路(反相器)

能實現非邏輯關系的電路稱為非門電路。非門電路、符號和波形圖如圖16.4所示，其中A為輸入變量，Y為輸出變量。

由圖16.4可知，當輸入端A為低電平時，輸出端Y為高電平；當輸入端A為高電平時，輸出端Y為低電平。輸入、輸出的邏輯電平和真值表如表16.5和表16.6所示。其邏輯表達式為圖16.4非門電路(a)電路圖；(b)邏輯符號；(c)波形圖16.2組合邏輯門

可以用基本邏輯門組成一些組合邏輯門，如與非門、或非門、與或非門及異或門等。

1.與非門

圖16.5所示為與非門的組成及符號。表16.7是與非門的真值表。其邏輯表達式為圖16.5與非門的組成及符號(a)組成；(b)符號2.或非門

圖16.6所示為或非門的組成及符號。表16.8為或非門的邏輯真值表。其邏輯表達式為3.與或非門

圖16.7所示是與或非門的組成及符號。表16.9是與或非門的邏輯真值表。其邏輯表達式為圖16.7與或非門的組成及符號(a)組成；(b)符號4.異或門

異或關系是指兩個輸入信號在它們相同時沒有輸出，而不相同時一定有輸出，這種邏輯關系的電路稱為異或門。根據異或門的邏輯關系，可得到其真值表(見表16.10)。它的

邏輯符號如圖16.8所示。其邏輯表達式為圖16.8異或門的邏輯符號16.3TTL集成門和CMOS集成門

16.3.1TTL集成門電路

TTL集成門電路是晶體管邏輯電路的簡稱，它主要是由雙極型三極管組成的。由于TTL集成電路生產工藝成熟，產品的參數穩定，工作良好，開關速度較快，因此應用較為廣泛。其主要型號有：N-TTL(標準型)，H-TTL(高速型)，L-TTL(低功耗型)，S-TTL(肖特基型)，LS-TTL(低功耗肖特基型)等。1.TTL與非門電路

1)電路結構

TTL與非門的典型電路如圖16.9所示，它由三部分組成：多發射極三極管V1和電阻R1組成輸入級；V2和R2、R3組成中間級(倒相級)；V3、V4、R4、VD3組成輸出級。電源UCC=

5V，輸入UiL=0.3V，UiH=3.6V；輸出電平UoL=0.3V，UoH=0.6V；VD1、VD2為保護二極管。圖16.9TTL與非門典型電路2)TTL與非門的工作原理

當輸入信號中任意一個為低電平，即UiA=UiL或UiB=UiL時，V1的發射結正偏，UB1=UiL+0.7=0.3+0.7=1V，使V1管飽和導通，此時UB2=1V(要使V2導通，UB2=2×0.7V=1.4V)，V2管截止，V4也處于截止狀態，而V3導通，則

Uo=UCC=UoH

當輸入信號都為高電平時，UiA=UiB=UiH=3.6V，UB1=

UiH+UBE1=3.6+0.7=4.3V，UBC≈0.1V，則UC1≈4.3V，此時UB2>1.4V，則V2、V4飽和導通，V3截止輸出，有

Uo=UV4CES≈0.3V=UoL

2.TTL與非門的電氣特性

1)電壓傳輸特性

將與非門電路的輸出電壓隨輸入電壓的變化用曲線描繪出來，可得到如圖16.10所示的電壓傳輸特性，它反映了TTL與非門電路的輸出電壓Uo隨輸入電壓Ui的變化規律。

電壓傳輸特性曲線可分為四段:AB、BC、CD、DE。

AB段：因Ui<0.6V，V1的基極電位UB1<1.4V，V2、V4截止，V3導通，所以輸出為高電平，UoH=UCC－UR4－UV3CES－UVD=3.6V。這段稱為特性曲線的截止區。

BC段：因0.6V<Ui<1.4V，V2導通而V4仍然截止，故此時V2工作在放大區。隨著Ui的升高，UC2、Uo線性下降，這段稱為特性曲線的線性區。圖16.10TTL與非門電壓傳輸特性

CD段：當輸入電壓上升到1.4V左右時，UB1≈2.1V，V2、V4同時導通，V3截止，輸出電位急劇下降為低電平，

Uo=0.3V。此時的輸出電壓稱為閾值電壓或門檻電壓，用

Uth表示，它是輸出高、低電平的分界線。CD段稱為轉折區。

DE段：Ui繼續升高時，Uo不再變化。此段稱為特性曲線的飽和區。2)輸入伏安特性

輸入伏安特性是指輸入電壓和輸入電流之間的關系。圖16.11(a)所示為輸入電路，改變輸入電壓Ui，測出對應的輸入電流Ii值，即可畫出輸入伏安特性曲線，如圖16.11(b)所示。

設R1=4kΩ，UCC=5V，當Ui=0V時，V1導通，V2截止，可求得輸入端對地短路時的輸入電流，用Iis表示，稱為輸入短路電流，即上式中負號表示輸入短路電流與Ii的參考方向相反。圖16.11輸入電路及輸入伏安特性(a)輸入電路；(b)輸入伏安特性在Ui>1.4V以后，V4導通，V1的基極電位UB1被鉗在

2.1V左右，V1進入倒置狀態，此時輸入端只有微小電流，用Iih表示，這個電流稱為TTL與非門的輸入漏電流，一般Iih≤10μA。3)輸入負載特性

由于在Ui=0V時有輸入電流存在，因而在輸入端與地之間接入電阻RP，就會影響輸入電壓。TTL與非門輸入端串電阻接地時的等效電路如圖16.12(a)所示。輸入電流流過電阻RP，會在RP上產生壓降而形成輸入電位Ui，且RP越大，Ui也越高。當Ui升高到1.4V時，由于V2、V4的導通，就使得V1的UB1被鉗在2.1V左右，再加大RP的值，Ui也不會再升高，并且與非門輸出低電平：Uo=UoL≈0.3V。

因此，在使用TTL與非門時，若輸入端的串電阻較大，則相當于輸入端接了一高電平。為了保證輸入低電平，就要求在輸入端的串聯電阻RP≤1kΩ。輸入負載特性如圖16.12(b)所示。圖16.12輸入等效電路和輸入負載特性(a)輸入等效電路；(b)輸入負載特性4)高電平輸入特性(帶拉電流負載)

與非門電路的輸出等效電路及輸出特性如圖16.13所示。負載電流IL與規定的輸出電流Io方向相反，為負值。當|Io|較小時，Uo=UoH；當|Io|增大且|Io|>5mA時，Uo快速下降，使Uo→UoL(低電平)，這說明此時該電路的帶負載能力較差，其主要原因是功率損耗增大。一般手冊上給出輸出高電平、帶拉電流負載時的負載電流為－400μA左右。圖16.13帶拉電流負載輸出等效電路及輸出特性(a)輸出等效電路；(b)輸出特性5)低電平輸出特性(帶灌電流負載)

當輸入低電平時，與非門輸出級的V4飽和導通，V3截止，此時的輸出等效電路及輸出特性如圖16.14所示。由于V4飽和導通，因而負載電流IL與輸出電流同相。當V4飽和導通時，UV4CES≈0.1V，故IL增大時，輸出電壓Uo上升不快，接近于UoL，即該電路帶負載的能力較強。受到功耗的限制，一般手冊上給出的輸出低電平帶灌電流負載的負載電流值在十幾mA以上。圖16.14帶灌電流負載輸出等效電路及輸出特性(a)輸出等效電路；(b)輸出特性3.TTL與非門的扇出系數N

扇出系數N表示TTL與非門電路的帶負載能力，即代表電路能驅動同類型門電路的最大個數。當輸出高電平、帶拉電流負載時：當輸出低電平、帶灌電流負載時:【例16.1】已知TTL與非門電路T1004的IoH=400μA,

IoL=16mA，IiL=－1.6mA，IiH=40μA。電路如圖16.15所示，求該電路的扇出系數N。

解當輸出高電平時:當輸出低電平時:NH=NL=10，取N=10。如果NH≠NL，則把較小的個數定義為扇出系數。圖16.15例16.1電路16.3.2其它類型的TTL門電路

1.集電級開路與非門(OC門)

在實際使用中，經常將門電路的輸出端連接在一起，以實現邏輯與的關系。圖16.16給出了兩個與非門“線與”的邏輯圖，其輸出邏輯表達式為但是，這樣的“線與”是不允許的。從圖16.9所示的TTL與非門的電路結構可知，當G1門輸出高電平，G2門輸出低電平時，G1門的V3、VD3導通，G2門的V4導通，將產生較大的電流I0從G1門流經G2門，然后流入參考點。該電流值將遠遠超出器件的額定值,很容易將器件損壞。因此，常采用OC門的技術解決此類問題。圖16.16“線與”的邏輯圖圖16.17所示是與非門的電路結構圖，將V3、VD3、R4去掉，讓V4的集電極輸出開路，即構成了OC門電路，如圖16.18所示。OC門電路工作時，需要外接電源UCL，并串聯一個上拉電阻RL。只要選擇合適的RL，該電路就不僅能實現與非功能，還能實現門的“線與”，且不會損壞器件。OC門器件中，除有與非門之外，還有反相器、或非門、與或門等電路。圖16.17與非門的電路結構圖16.18OC門電路2.CMOS三態輸出門

三態輸出門的輸出有三種狀態：高電平、低電平和高阻態。圖16.19所示為三態輸出門的邏輯符號。其中，輸入信號為A、B，輸出為Y，EN為使能端。其輸出分別為和圖16.19三態輸出門的邏輯符號(a)控制端低電平有效；(b)控制端高電平有效3.或非門、與或非門和異或門

圖16.20所示是TTL或非門、與或非門和異或門的邏輯符號。圖16.20邏輯符號(a)或非門；(b)與或非門；(c)異或門4.TTL集成電路系列

考慮到國際通用標準和我國的現行標準，根據不同的工作溫度和電源，將TTL數字集成電路大體分為兩大類：CT54系列和CT74系列。CT54和CT74系列具有完全相同的供電性能和電氣性能參數，不同之處在于它們適應不同的溫度環境，且供電電壓范圍有所不同。其中，CT54可在較惡劣的環境、供電電壓變化較大的情況下工作；而CT74系列則適合在常規條件下工作。5.TTL集合邏輯門的使用

1)輸出端的連接

除OC門以外，一般邏輯門的輸出是不能“線與”連接的，也不能與電源或地短路。使用時，輸出電壓應小于手冊上給出的最大值。三態門的輸出端可以并聯使用，但同一時刻只能有一個門工作。2)多余輸入端的處理

TTL集成門電路在使用時，多余的輸入端一般不能懸空。為防止干擾，在保證輸入正確邏輯電平的條件下，可將多余的輸入端接高電平或低電平。

與門的多余輸入端接高電平，或門的多余輸入端接低電平。接高、低電平的方法可通過限流電阻接正電源或地，也可直接和地相連接。但要注意輸入端所接的電阻不能過大，否則將改變輸入邏輯狀態。16.3.3CMOS集成門電路

CMOS邏輯門電路是互補金屬氧化半導體場效應管門電路的簡稱。它是由增強型PMOS管和NMOS管組成的互補對稱MOS門電路。

1．CMOS反相器

圖16.21(a)所示為CMOS反相器的原理圖，其中VN是增強型NMOS管，VP是增強型PNOS管，兩管的參數對稱，且電壓分別是：UVN=2V，UVP=－2V。兩管的柵極相連作為輸入端，漏極相連作為輸出端。VP的源極接正電源UDD，VN的源極接地。

圖16.21CMOS反相器(a)原理圖；(b)Ui=0V時的等效電路圖；(c)Ui=10V時的等效電路圖2．CMOS反相器的工作原理

當Ui=UiL=0V時，UGSN=0V<UVN=2V，VN管截止，而UGSP=－10V<UVP=－2V，VP管導通，其等效電路如圖16.21(b)所示，此時的輸出電壓為

Uo≈UDD=10V(UoH)

當Ui=UiH=10V時，UGSN=10V>UVN=2V，VN管導通，而UGSP=0V>UVP=－2V，VP管截止，其等效電路如圖16.21(c)所示，此時的輸出電壓為

Uo=0V(UoL)3．CMOS反相器的電氣特性

1)CMOS反相器的電壓傳輸特性

把輸出電壓隨輸入電壓的變化曲線稱為電壓的傳輸特性，如圖16.22所示。UDD=10V，兩管的開啟電壓為±2V。當反相器工作于電壓傳輸特性的AB段時，由于Ui≤2V，VP導通，VN截止，使得Uo=UoH=UDD。

當反相器工作在電壓傳輸特性的BC段，即2V<Ui<5V時，VP管工作在可變電阻區,VN管工作在飽和區,此時兩管同時導通，Uo開始隨Ui的增大而線性地減小，故BC段為電壓傳輸特性的線性區。

在特性曲線的CD段，由于Ui≥1/2UDD，因而VP管截止，VN管導通，則此時的輸出電壓隨輸入電壓的增加而迅速下降，并很快達到低電壓UoL=0V，故CD段又叫做電壓傳輸特性的轉折區或過渡區。圖16.22CMOS反相器的電壓傳輸特性2)CMOS反相器的電流轉移特性

圖16.23所示為CMOS反相器的電流轉移特性。在AB段，因為VN工作在截止狀態，所以內阻較高，流過VP、VN管的Io電流較小而近似為0。在BC和DE段，VN、VP兩個管子導通，此時電流Io流過VN、VP，且在Ui=1/2UDD時，Io電流最大，在使用時，應盡量不要使CMOS反相器工作在Ui接近UDD/2的區域。圖16.23CMOS反相器的電流轉移特性3)CMOS反相器的輸入和輸出特性

由于存在保護電路，且MOS管的輸入電阻較高(109～1014Ω)，因此輸入電流Ii≈0A，輸入特性曲線如圖16.24所示。在Ui>UDD+0.7V以后，Ii迅速增大；而在Ui<USS－UDF后，Ii向負方向增加，而且斜率由Rs決定。

圖16.25(a)所示為CMOS反相器輸出高電平，帶拉電流負載。圖16.25(b)所示為CMOS反相器輸出低電平，帶灌電流負載。圖16.25(c)所示是CMOS反相器輸出特性曲線。從曲線上看，CMOS反相器與TTL反相器相比較，帶負載能力較差。圖16.24輸入特性曲線圖16.25CMOS反相器拉電流負載和灌電流負載及輸出特性曲線(a)帶拉電流負載；(b)帶灌電流負載；(c)輸出特性曲線4.其它功能的CMOS門電路

1)CMOS與非門

CMOS與非門電路如圖16.26(a)所示，其邏輯符號如圖16.26(b)所示，其中V1、V2為NMOS管，V3、V4為PMOS管，A、B為輸入端，Y為輸出端，UDD為正電源。

電路實現的邏輯功能為圖16.26CMOS與非門(a)電路；(b)邏輯符號2)CMOS或非門

CMOS或非門電路如圖16.27(a)所示，其邏輯符號如圖16.27(b)所示，其中V1、V2為NMOS管，V3、V4為PMOS管，A、B為輸入端，Y為輸出端，UDD為正電源。電路實現的邏輯功能為圖16.27CMOS或非門(a)電路；(b)邏輯符號3)CMOS傳輸門

CMOS傳輸門又稱為模擬開關，它實質上是電壓控制的無觸點開關。圖16.28所示是CMOS傳輸門電路圖