第10章

D/A與A/D轉換器及其應用

10.1概述

傳感器生產過程A/D轉換器計算機D/A轉換器驅動器各種物理量電信號模擬量數字信號數字信號模擬信號模擬物理量圖10-1計算機檢測與控制系統示意圖10.2D/A轉換器

10.2.1D/A轉換原理與結構

1.DAC轉換器的基本原理(10-1)(10-2)10.2.1D/A轉換原理與結構

2.DAC轉換器的組成

模擬量輸出基準電壓n位數字量輸入輸入寄存器n位電子開關解碼網絡求和電路圖10-2DAC轉換器的電路結構框圖10.2.2二進制權電阻網絡D/A轉換器

1.電路結構

圖10-3二進制權電阻網絡D/A轉換器

R2R4R8RVREFII0I1I2I3S0S1S2S3AiFRFi∑VOd0d1d2d32．工作原理（10-3）

RF＝R/2（10-4）

0～

10.2.2二進制權電阻網絡D/A轉換器

10.2.3倒T型電阻網絡D/A轉換器

1．電路結構

2R2R2R2RVREFAI3I2I1I0S0S1S2S3AiFRFi∑VOd3d2d1d0RRR2RI3’I2’I1’I0’BCDIREF圖10-4R-2R倒T形電阻網絡D/A轉換器2.工作原理（10-5）

RF＝R（10-6）

10.2.3倒T型電阻網絡D/A轉換器

【例10-1】4位R-2R倒T形電阻網絡DAC如圖10-4所示，設基準電壓VREF=-8V，RF=R，試求其最大輸出電壓值。解：將d3d2d1d0=1111代入式（10-6）得

故其最大輸出電壓值為7.5V。10.2.4DAC轉換器的主要技術參數

1．分辨率

（10-7）3．轉換速度2．轉換精度

VLSB/24.非線性誤差5.溫度系數10.2.5DAC專用器件及應用舉例

1.AD7520基本結構與性能參數圖10-5AD7520內部邏輯結構圖圖10-6AD7520外引腳圖

10.2.5DAC專用器件及應用舉例

2.AD7520應用舉例

圖10-7AD7520組成的鋸齒波發生器圖10-8輸出的鋸齒波波形10.2.5DAC專用器件及應用舉例

3.串行DAC轉換器TLC561512348765DINSCLK/CSDOUTVCCOUTREFINAGND圖10-9串行D/A轉換器TLC561510.2.6DAC0832及其應用

圖10-10DAC0832的邏輯符號和引腳圖

(a)邏輯符號(b)引腳圖

10.2.6DAC0832及其應用

圖10-11DAC0832的典型應用電路10.3A/D轉換器

10.3.1A/D工作原理

圖10-12采樣過程操作示意圖

1．采樣--保持x(t)y(t)s(t)x(t)s(t)y(t)00t輸入模擬信號t取樣脈沖t取樣信號采樣開關10.3.1A/D工作原理

圖10-13采樣--保持電路(a)，及輸出波形(b)

1．采樣--保持10.3.1A/D工作原理

圖10-14集成取樣-保持器LE198的電路原理圖(a)及符號(b)1．采樣--保持10.3.1A/D工作原理

為將模擬信號轉換為數字量，在用數字量表示取樣電壓時，必須把采樣-保持電路的輸出電壓化成這個最小數量單位的整倍數，這個轉化過程就叫做量化。量化的最小數值單位稱為量化單位，用△表示。它是數字信號最低位為1，其它位為0時所對應的模擬量，即1LSB。數字信號最低有效位中的1表示的數量大小，就等于Δ。把量化后的離散量用相應的二進制碼表示，稱作編碼。量化過程中，采樣電壓不一定能被△整除，因此量化后必然存在誤差。這種量化前后的不等（誤差）稱之為量化誤差，用ε表示。量化誤差是原理性誤差，只能用較多的二進制位縮小量化誤差。量化級分得越多（n越大），量化誤差就越小。

2.量化和編碼

10.3.2A/D轉換器工作原理

圖10-15並行比較型A/D轉換器原理框圖

1．并行比較型A/D轉換器位寄存器2n-1優先編碼器Q0Q2n-2D1D0Dn-1Q1Q2n-3C+++---vI(2n-1)△-△/23△/2△/2CP比較器10.3.2A/D轉換器工作原理

圖10-16逐次比較型A/D轉換器原理框圖2.反饋比較型A/D轉換器

D/A轉換器寄存器控制邏輯Dn-1D0D1Dn-2………vAvICPvL+vCC+-比較器10.3.2A/D轉換器工作原理

圖10-17計數比較型A/D轉換器原理框圖

2.反饋比較型A/D轉換器

CPD/A轉換器計數器Dn-1D0D1Dn-2……vAvIvL+vCC+-比較器10.3.2A/D轉換器工作原理

對輸入模擬電壓uI和基準電壓-UREF分別進行積分，將輸入電壓平均值變換成與之成正比的時間間隔T2，然后在這個時間間隔里對固定頻率的時鐘脈沖計數，計數結果N就是正比于輸入模擬信號的數字量信號。基于雙積分型A/D轉換方式有以下兩個優點：（1）抗干擾能力強。（2）具有良好的穩定性，可實現高精度轉換。3.雙積分型A/D轉換器

10.3.3A/D轉換器的主要技術參數

1．分辨率2．轉換誤差

3．轉換時間

10.3.4典型集成A/D轉換器及應用

基本原則：（1）根據檢測通道的總誤差和分辨率要求，選取A/D轉換精度和分辨率。（2）根據被測信號的變化率及轉換精度要求確定A/D轉換器的轉換速率。（3）根據環境條件選擇A/D芯片的環境參數。（4）根據接口設計是否簡便及價格等選取A/D芯片。

1.ADC0809的應用圖10-18ADC0809原理框圖StartCLK控制與時序EOC八路模擬開關SAR開關樹256R電阻網絡三態緩沖輸出電源地址鎖存與譯碼D0：：：D7OEVCCGNDIN0：：：IN7A0A1A2ALEVref+Vref-比較器1.ADC0809的應用選通模擬通道IN0IN1IN2IN3IN4IN5IN6IN7地址A200001111A100110011A001010101表10-1地址輸入與模擬輸入通道的選通關系圖10-19ADC0809工作時序地址鎖存ALE地址時鐘CLK啟動START1/ftawstWALE穩定tStH穩定比較器內部輸入模擬輸入1/2LSBtD輸出允許OE變換結束EOCtEOCtC輸出D7~D0高阻態…….…….…….…….…….…….…….…….…….…….A2A1A0數據1.ADC0809的應用圖10-20ADC0809典型應用電路

10.3.4典型集成A/D轉換器及應用

1.ADC0809的應用【例10-2】ADC0809的輸入模擬電壓滿量程為5V，當輸入電壓為1.96V時，求對應的輸出數字量？解：輸入模擬電壓與輸出數字量對應的十進制數成正比：故輸出數字量D＝01100100。

因此,10.3.4典型集成A/D轉換器及應用

2.串行A/D轉換器

圖10-21串行A/D轉換器MAXl87/189引腳圖第一步，啟動A/D轉換，等待轉換結束。第二步，串行讀出轉換結果。10.4簡易正弦信號發生器設計

10.4.1工作原理

圖10-22正弦信號發生器結構框圖

10.4.2定制ROM的初始化波形數據文件

圖10-23設定初始化文件格式圖10-24mif數據表格

10.4簡易正弦信號發生器設計

10.4.2定制ROM的初始化波形數據文件

【例10-3】romd.mif文件WIDTH=8;DEPTH=64;ADDRESS_RADIX=HEX;DATA_RADIX=HEX;CONTENTBEGIN0:FF;1:FE;2:FC;3:F9;4:F5;…（數據略去）3D:FC;3E:FE;3F:FF;END;

10.4.3定制LPM元件

圖10-25簡易正弦信號發生器頂層電路設計10.4.4完成頂層設計

圖10-26當前工程仿真波形輸出

10.4.4完成頂層設計

圖10-27利用In-SystemMemoryContentEditor讀取LPM_ROM中數據10.5A/D采樣控制狀態機電路設計

10.5.1控制原理

圖10-28ADC0809采樣控制狀態圖

ST0ST1ST2ST3ST4ST5ALE=0→1EOC=1EOC=0ST6ST7START=0→1OE=1LOCK=0OE=0LOCK=1OE=0LOCK=010.5.2ADC采樣控制電路設計

圖10-29ADC0809采樣控制電路

10.5.3狀態譯碼器設計

圖10-30狀態譯碼器ADCINT描述

10.5.4時序仿真與時序分析

圖10-31ADC0809采樣狀態機工作時序

10.5.5硬件實現與硬件實測

最后鎖定引腳，編譯后下載于FPGA中后，可以在實驗系統上（參考附錄1）硬件驗證此項設計的準確性。在實驗中可以將74374的輸出用實驗系統上的數碼管顯示，輸入的模擬電壓可以用實驗系統上的電位器產生。如果一切準確，旋轉電位器時，可以看到數碼管的數值變化。由于電位器的電壓變化范圍是0—5V，數碼管顯示的對應的數據應該是00—FF。實驗

10-1．簡易正弦信號發生器設計（1）按照10.4節的流程，設計一個正弦信號發生器。要求ROM是8位數據線，8位地址線。256個8位波形數據的mif文件通過兩種方式建立，一種用QuartusII的專用編輯器建立，另一種參考附錄1建立。首先創建工程、調用LPM_ROM等模塊、在原理圖編輯窗中繪制電路圖、全程編譯、對設計進行時序仿真、根據仿真波形說明此電路的功能、引腳鎖定編譯、編程下載于FPGA中，用實驗系統上的DAC0832作波形輸出，用示波器來觀察波形。完成實驗報告。（2）學習使用QuartusII的In-SystemMemoryContentEditor來觀察FPGA中LPM_ROM中的波形數據，并在在線改變數據后，從示波器上觀察對應的輸出波形。（30學習使用QuartusII的SignalTapII觀察FPGA輸出的正弦波形。實驗

10-2．8通道邏輯分析儀示波器顯示控制電路設計根據第9章的實驗9-2，和實驗10-1，為此8通道邏輯分析儀設計一個顯示控制電路。首先根據實驗10-1，設計一個鋸齒波信號發生器。此發生器不需要LPM_ROM，只要一個8位計數器（計數時鐘頻率約60KHz）即可，讓此計數器的輸出直接接DAC0832，即可產生周期性鋸齒波。選擇示波器X-Y功能，讓輸出的鋸齒波接示波器的X端，控制橫向掃描。同時，用產生鋸齒波的同一時鐘同步控制圖9-28邏輯分析儀電路中RAM0的時鐘inclock；另增加一個8選1多路選擇器對RAM0的8位輸出進行選擇。多路選擇器的輸出隨8路選擇，每一次為輸出有一個階梯增量（作一個譯碼器類加法器），然后把輸出接示波器的Y端，控制縱向幅度。這樣一來，就可以將采樣獲得的8路脈沖波形數據同時顯示在示波器上。使示波器類似于一個8蹤示波器，同時展示8路采樣所得的脈沖波形。最后完成實驗報告。

實驗

10-3．A/D采樣控制電路設計（1）按照10.5節的流程，設計一個控制A/D采樣的狀態機。首先創建工程、在原理圖編輯窗中繪制電路圖、全程編譯、對設計進行時序仿真、根據仿真波形說明此電路的功能、引腳鎖定編譯、編程下載于FPGA中，用實驗系統上的FPGA和ADC0908完成實驗，待測模擬信號來自電位器，采樣所得的兩位16進制數據可以用數碼管顯示。最后完成實驗報告。（2）用LPM_RAM取代74244，進行連續采樣，然后利用實驗10-2的原理將采樣所得的模擬信號波形顯