目的與要求：

第四章組合邏輯電路掌握組合邏輯電路的定義、特點。2.掌握組合電路的分析方法和設計方法。3.掌握常用中規模器件及其應用。重點與難點：

組合電路的分析和設計方法。

4.1組合邏輯電路分析與設計（小規模集成器件）

4.2單元級組合邏輯電路的介紹、分析與應用

4.3組合邏輯電路中的競爭與冒險

4.1組合邏輯電路分析與設計（小規模集成器件）

組合邏輯電路概念輸入：邏輯關系：zi

=fi(X1、X2、…、Xn)i=(1、2、…、m)組合電路的特點電路由邏輯門構成，不含記憶元件輸出與輸入間無反饋延遲回路輸出與電路原來狀態無關輸出：x1、x2、…、xnz1、z2、…、zm4.1.1組合邏輯電路概述組合電路某一時刻的輸出僅與該時刻的輸入有關，而與電路前一時刻的狀態無關。……組合邏輯電路x1x2xnz1z2zm分析過程一般包含以下幾個步驟：例4.1：組合電路如圖所示，分析該電路的邏輯功能。1．組合電路的分析步驟：&&&&ABFγβα解：（1）由邏輯圖逐級寫出表達式。（2）化簡與變換：（3）由表達式列出真值表。（4）分析邏輯功能：該電路是異或電路。ABF000110110110

真值表&&&&ABFγβα例4.2：組合電路如圖所示，分析該電路的邏輯功能。解：（1）由邏輯圖逐級寫出

表達式（借助中間變量P）。（2）化簡與變換：（3）由表達式列出真值表。

（4）分析邏輯功能：當A、B、C三個變量不一致時，輸出為“1”，所以這個電路稱為“不一致電路”。000001010011100101110111ABC01111110L

真值表例4.3：試分析圖所示邏輯電路的功能。結論：電路為少數服從多數的三變量表決電路。解（1）邏輯表達式（2）列真值表ABCF00000010010001111000101111011111真值表（3）分析電路的邏輯功能多數輸入變量為1，輸出F為1；多數輸入變量為0，輸出F為0&&&&FABC2、采用小規模集成器件的組合邏輯電路設計工程上的最佳設計，通常需要用多個指標去衡量，主要考慮的問題有：(1)電路最簡：所用的邏輯器件數目最少；器件的種類最少；器件之間的連線最少。(2)速度要求：應使所用門電路的級數最少,以減少延遲。采用小規模集成器件設計組合邏輯電路的設計步驟：(1)根據對電路功能要求的文字描述，用真值表表示出輸入與輸出的邏輯關系；(2)根據真值表寫出邏輯函數表達式；(3)根據提供的門電路，對邏輯函數表達式進行化簡或相應變換；(4)根據邏輯函數表達式畫出邏輯電路圖。邏輯功能要求真值表邏輯函數表達式簡化表達式變換邏輯圖例1：有一火災報警系統，設有煙感、溫感、紫外光感三種不同類型的火災探測器。為了防止誤報警，只有當其中兩種或兩種類型以上的探測器發出火災探測信號時，報警系統才產生報警控制信號，設計產生報警控制信號的電路。

設A、B、C分別代表煙感、溫感、紫外光感三種探測器的探測信號，為報警控制電路的輸入，1表示發出火災探測信號，0表示無火災報警；F表示報警控制電路的輸出，1表示有火災報警，0表示無火災報警。解：（1）列真值表：ABCF00000101001110010111011100010111真值表（3）用卡諾圖化簡CAB0000111110

11110000（2）由真值表寫出函數表達式得最簡與—或表達式：（4）畫出邏輯圖:

（5）如果，要求用與非門實現該邏輯電路，就應將表達式兩次求反，轉換成與非—與非表達式：畫出邏輯圖。

&&&≥1FABCBC&A&F&&

（6）如果要求用或非門實現該邏輯電路，就應將表達式轉換成或非—或非表達式：

畫出邏輯圖

BC≥1A≥1F≥1≥1

（7）如果要求用與或非門實現該邏輯電路畫出邏輯圖

BC&A&F&≥1111例2人類有O、A、B、AB４種基本血型，輸血者與受血者的血型必須符合圖示原則。試用與非門設計一血型關系檢測電路，用以檢測輸血者與受血者之間的血型關系是否符合圖示關系，如果符合，輸出為1，否則為0。依題意：輸血者的４種血型和受血者的４種血型都是輸入變量，二者之間的關系是否符合上述原則為輸出函數L。

為了使電路最簡，考慮用兩個變量的四種組合表示４種血型，共需４個輸入變量。OOAABBABAB受血者輸血者解第一步:作出卡諾圖，化簡得到最簡與或表達式。血型輸血者受血者CDEFO0000A0101B1010AB1111輸入輸出CDEFL000010001100101001110101101111101011011111111……011110110000111100001CDEF001000111110第三步：畫邏輯圖。&1&&&1&LCDEF第二步：將最簡與－或表達式變換為與非－與非式。2、只有原變量輸入條件下的設計例3用與非門實現函數：F（A，B，C，D）=∑m（4，5，6，7，8，9，10，11，12，13，14）解：用卡諾圖對函數進行化簡，如圖所示。化簡結果為兩次求反，得：01110111000111100001CDAB010101111110&&&&ABC&ABDF既有原變量輸入又有

反變量輸入時與非結構邏輯圖如果沒有反變量輸入，第一級反相器需用來產生反變量。所以其邏輯電路如圖所示，電路為3級門電路結構。用9個與非門完成的電路圖&&&&BC&ADF1111對化簡結果進一步變換&&&&&BCADF用5個與非門完成的電路圖引入生成項，進一步改進。&&&&ACDBF４個與非門完成的電路圖邏輯電路仍然是３級門結構，只需要４個與非門，是實現該函數的最佳結果。&&&&BC&ADF1111&&&&&BCADF&&&&ACDBF在只有原變量輸入，沒有反變量輸入的條件下，使用與非門設計的特點：(1)結構為３級門電路，輸入級、與項級和輸出級。(2)輸入級門電路的個數，取決于函數中乘積項所包含的尾部因子種類的多少。(3)與項級包含器件的多少，取決于乘積項的多少。(4)輸出級總是一個與非門。因此：應盡可能地合并乘積項，以減少與項級的器件數；盡可能地減少尾部因子的種類，以減少輸入級器件的數目。//example2:majority4.vmodulemajority4(inputwirea,inputwireb,inputwirec,inputwired,outputwiref);assignf=b&c&d|a&c&d|a&