本章內容提要表面態表面電場效應MIS結構C-V特性硅－二氧化硅系統表面電導8半導體表面與MIS結構PSGN-SiP+P-P+N+N+CMOS集成電路工藝--以P阱硅柵CMOS為例表面：固體與真空之間的分界面。界面：不同相或不同類的物質之間的分界面。固體有限表面界面周圍的環境相互作用物理和化學特性產生很大影響新興的多學科綜合性邊緣學科主要內容表面電場效應表面態表面電導及遷移率硅－二氧化硅系統（了解）MIS結構電容－電壓特性清潔表面：一個沒有雜質吸附和氧化層的實際表面真實表面：由于環境的影響，實際接觸的表面往往生成氧化物或其他化合物，還可能有物理吸附層，甚至還有與表面接觸過的多種物體留下的痕跡。8.1表面態1.理想表面和實際表面理想表面：表面層中原子排列的對稱性與體內原子完全相同，且表面不附著任何原子或分子的半無限晶體表面。實際表面清潔表面表面馳豫：沿垂直表面方向偏離平衡位置

表面重構：沿平行表面方向偏離平衡位置

總結：“表面”并不是一個幾何面，而是指大塊晶體的三維周期結構與真空之間的過渡區，它包括了所有不具有體內三維周期性的原子層。硅理想表面示意圖表面能級示意圖一定條件下，每個表面原子在禁帶中對應一個表面能級2.表面態體內：周期性勢場因晶體的不完整性（雜質原子或晶格缺陷）的存在而受到破壞時，會在禁帶中出現附加能級。表面：在垂直表面的方向上破壞了原來三維無限晶格的周期性晶格電子的勢能在垂直表面的方向上不再存在平移對稱性哈密頓的本征值譜中出現了一些新的本征值附加電子能態（表面態）形成機理：達姆(Tamm)表面態：晶格中斷引起，能量位于禁帶中（1932年），與雜質能級相聯系的表面態肖克萊(shockley)表面態：（源于原子能級）晶格常數小于某一數值以至能帶發生交迭時才可能分裂出兩個位于禁帶當中的定域于表面的能態（1939年）,與勢場在兩原子層中間突然終止相對應

存在狀態：本征表面態：即清潔表面的電子態，表面馳豫和表面重構對表面電子態影響大（沒有外來雜質）外誘表面態：表面雜質，吸附原子和其他不完整性產生表面態特性：

可以成為半導體少數載流子有效的產生和復合中心，決定了表面復合的特性。對多數載流子起散射作用，降低表面遷移率，影響表面電導。產生垂直半導體表面的電場，引起表面電場效應。

補充：金屬半導體接觸及其能級圖（復習）與電子作用：類施主態：空態時帶正電，被一個電子占據后為中性的表面態類受主態：空態時為中性，被一個電子占據后帶負電的表面態金屬和半導體的功函數功函數：金屬中的電子從金屬中逸出，需由外界供給它足夠的能量，這個能量的最低值被稱為功函數Wm=E0-(EF)m金屬中的電子勢阱半導體的功函數和電子親和能E0為真空電子能級

Ws=E0-(EF)s

x=E0-Ec

Ws=x+[Ec-(EF)s]=x+EnEn=Ec-(EF)s電子親和能8.2表面電場效應1.表面電場的產生表面態與體內電子態之間交換電子金屬與半導體接觸時，功函數不同，形成接觸電勢差半導體表面的氧化層或其它絕緣層中存在的各種電荷，絕緣層外表面吸附的離子MOS或MIS結構中，在金屬柵極和半導體間施加電壓時離子晶體的表面和晶粒間界2.空間電荷層和表面勢（金屬與半導體間加電壓）外加表面電場空間電荷層空間電荷層：為了屏蔽表面電場的作用，半導體表面所形成有一定寬度的“空間電荷層”或叫“空間電荷區”，其寬度從零點幾微米到幾個微米。表面勢MIS結構表面空間電荷區內能帶的彎曲假設：金半接觸的功函數差為零；絕緣層內無電荷；絕緣層與半導體界面處不存在任何界面態。表面電場和表面勢注意研究的區域金屬中自由電荷密度高，電荷分布在一個原子層的厚度自由載流子密度要低得多表面勢：空間電荷層內的電場從表面到體內逐漸減弱直到為零，電勢發生相應變化，電勢變化迭加在電子的電位能上，使得空間電荷層內的能帶發生彎曲，“表面勢VS”就是為描述能帶變曲的方向和程度而引入的。表面電場可以改變表面電導表面空間電荷層的電荷與Vs有關，表現出電容效應表面電勢比內部高時取正值。表面勢及空間電荷區內電荷的分布情況隨金屬與半導體間所加電壓VG而變化，分為堆積、耗盡和反型三種情況。由波耳茲曼統計，表面層載流子濃度ns、ps和體內平衡載流子濃度n0、p0的關系為：

理想MIS結構（p型）在各種VG下的表面勢和空間電荷分布（a）多子堆積；（b）多子耗盡；（c）反型VG＝V0＋VS（V0為絕緣層壓降）注意(1)多數載流子堆積狀態（p型）(2)多數載流子耗盡狀態(3)少數載流子反型狀態VG<0Vs<0能帶上彎熱平衡時半導體內EF為定值價帶頂與EF靠近價帶空穴濃度增加表面層空穴堆積（正電荷）能帶下彎價帶頂離EF越遠價帶空穴濃度降低表面層空穴耗盡（負電荷，電離受主）VG>0進一步增加能帶進一步下彎（EF高于Ei）電子濃度超過空穴濃度，反型層（負電荷，電離受主、電子）VB>Vs>0Vs>VB>0qVB＝（

Ei－EF

）體內勢VG>0Vs>0反型狀態

弱反型：

強反型：

推導強反型的條件Vs＝2VB及VB值（設非簡并條件下受主全部電離）p型半導體表面反型時的能帶圖n型半導體如何討論！！弱反型強反型表面反型條件出現強反型的臨界條件，ns=pp0強反型出現

p型硅中，|QS|與表面勢Vs的關系求解泊松方程表面層中電場強度Es、電勢高斯定理表面空間電荷層Vs向負值方向增大，Qs急劇增加Es＝0，Qs＝0，

C（平帶電容）Es，Qs正比于(Vs)1/2弱反和強反變化不同表面電場，表面電荷和表面層電容都隨VS指數增長

（強反型狀態（VS≥2VB））反型層中電子濃度增加隨VS指數增長的電子濃度完全屏蔽了其后繼續增長的外電場表面耗盡層的厚度將達到一個最大值，不再隨外電場增長而加寬表面出現的高電導層，形成了所謂“反型溝道”

(MOS晶體管工作依據)總結：

Vs<0Vs=0VB>Vs>0Vs=VB>0

Vs>VB>0強反型Vs>2VBMOS器件平衡態：（VG

不變或速率慢）(4)深耗盡狀態施加幅度較大的正柵壓形成反型層（穩定）（過渡過程）深耗盡狀態加壓瞬間，電子來不及產生，無反型層寬度（隨正柵壓增大而增大）很寬的耗盡層中的電離受主補償金屬柵極大量正電荷（電中性要求）Vs特別大，-qVs特別低，電子的表面深勢阱不穩定態表面電場幅度較大，變化快少子來不及產生無反型層多子（空穴）進一步向體內深耗盡狀態（非平衡態）CCD工作的基礎不穩定態耗盡層中少數載流子濃度小于平衡濃度，產生率大于復合率，電子-空穴對產生電子和空穴分別向表面和體內運動空穴到達耗盡層與體內中性區交界處，中和電離受主，耗盡層寬度減小反型層形成耗盡層寬度一定產生率等于復合率達到穩定狀態引入代表信息的電子電荷填充電子勢阱勢阱深度的減小與存儲的電荷量成正比電子向表面運動MOS柵極施加脈沖電壓時，能帶和相應的勢阱變化電子表面深勢阱非穩態穩態3.MOS場效應晶體管及CCD器件(1)MOS場效應晶體管N溝道MOS場效應晶體管結構示意圖（源）（柵）（漏）N溝道S→D：n+-p-n+結，之間加電壓只有很小電流G加外電場足夠強：S與D之間二氧化硅以下p型硅出現反型層柵極電場強度溝道寬窄調制半導體導電能力8.3MIS結構的電容－電壓特性（C-V）1.理想MIS結構的C-V特性MIS結構電容MIS結構的等效電路耗盡狀態：VG增加，x

d增大，Cs減小，CD段

Vs>2VB時：EF段（低頻）高頻時：反型層中電子數量不能隨高頻信號而變，對電容無貢獻，還是由耗盡層的電荷變化決定（強反型達到xdm不隨VG變化，電容保持最小值）；GH段MIS結構C-V曲線絕對值較大時，C＝C0，AB段（半導體看成導通）絕對值較小時，隨V增加而減小，BC段CFB（1）VG<0（2）VG＝0（3）VG>0理想MIS結構的C-V曲線（以p型為例）頻率對MIS的C-V特性影響n型半導體MIS結構的C-V特性2.金屬與半導體功函數差對MIS結構C-V特性的影響金屬與半導體功函數差對MIS結構C-V特性的影響VG＝0平帶情形p型硅的功函數>金屬Al電子從金屬流向半導體產生指向半導體的內部電場達到平衡，費米能級相等施加平帶電壓,抵消功函數不同產生的電場和能帶彎曲VFB＝－Vms功函數對C-V特性曲線的影響絕緣層中薄層電荷的影響VG＝0平帶情形3.絕緣層中電荷對MIS結構C-V特性的影響同理，當MIS結構的絕緣層中存在電荷時，同樣可引起C-V曲線沿電壓軸平移VFB薄層電荷Q感應金屬表面、半導體表面層符號相反電荷半導體空間電荷層產生電場8.4硅－二氧化硅系統的性質（了解）BST鐵電薄膜熱釋電單元紅外探測器結構示意圖BST鐵電薄膜熱釋電單元紅外探測器

P+-SiO2SiO2SiO2Si（5）形成背面Si腐蝕窗口SiSiO2（6）制備微橋SiSiSi

P+-SiO2SiO2

Pt/Ti（7）正面蒸Ti、濺射PtSiSi（8）底電極圖形刻蝕SiO2

P+-SiO2SiO2

Pt/TiSiSiSiO2

BSTfilm（9）制備BST薄膜SiSiSiO2

BSTfilm

Ni/Cr（10）刻蝕BST薄膜及上電極圖形（3）刻蝕正面SiO2SiO2（1）清洗硅片Si（2）硅片熱氧化Si

P+-SiO2

SiO2（4）擴硼SiSiBST鐵電薄膜熱釋電紅外探測器制備工藝步驟

二氧化硅層中的可動離子（Na+K+H+）二氧化硅層中的固定電荷

（位于Si-SiO2界面附近20nm附近）