第2章

運算方法與運算器2.1數值信息的表示法2.2非數值信息的表示法2.3數值數據的校驗2.4定點加減運算2.5定點乘除運算2.6定點除法運算2.7浮點數的算術運算2.8邏輯運算及實現2.9定點運算器的組成與結構2.1數值信息的表示法

2.1.1數據的機器碼表示法2.1.2數據的定點表示2.1.2數據的浮點表示2.1.1數據的機器碼表示法無符號數：不帶符號位的數在數據處理的過程中，如不需要設置符號位可用全部字長來表示數值大小。如8位無符號數的取值范圍是0~255（2８-１）?？捎糜谟嫈?、地址指針等有符號數：帶符號位的數機器字長：（通用）寄存器位數16位寄存器無符號數：0～65535一位符號位的有符號數：－32768～＋327671真值與機器碼真值vs.機器數真值：正、負號加某進制數絕對值的形式稱為真值。如二進制真值：X=+1011y=-1011機器數：符號數碼化的數稱為機器數如：X=01011Y=11011一旦符號數字化以后，符號和數值就形成了一種新的編碼。在運算過程中，符號位能否和數值部分一起參加運算？這些問題都與符號位和數值位所構成的編碼有關。機器數有四種表示方法原碼、補碼、反碼和移碼。2.原碼表示法原碼表示法用“0”表示正號，用“1”表示負號，數值位用真值的絕對值表示。整數的符號位與數值位之間用逗號“,”隔開；小數的符號位與數值位之間用小數點“.”隔開。約定：在本章中，n表示字長（數值位為n-1位），X表示真值。例：完成下列數的真值到原碼的轉換X1=+1011011X2=-1011011[X1]原=0,1011011[X2]原=1,10110110,X2(n-1)-1≥X≥0[X]原=2(n-1)-X=2(n-1)+|X|0≥X≥-(2n-1-1)整數原碼的定義整數原碼的定義0的原碼有兩種表示方式：[+0]原=0,0000000;[-0]原=1,0000000原碼整數的表示范圍:最大值:2n-1-1最小值:-(2n-1-1)表示數的個數:2n-

18位:127，-127，25516位:32767,-32767,65535原碼整數的表示范圍

若二進制的位數分別是8、16，其原碼表示的最大值、最小值及表示數的個數為：注意：最高位為符號位，有效數值位分別為7、15。原碼整數的表示范圍:最大值:2n-1-1最小值:-(2n-1-1)表示數的個數:2n-

1

X1>X≥0[X]原=1-X0≥X>-1例：完成下列數的真值到原碼的轉換X1=+0.1011011X2=-0.1011011

0的原碼有兩種表示方式：

[+0]原=0.0000000;[-0]原=1-0.0000000=1.0000000[X1]原=0.1011011[X2]原=1.1011011小數原碼的定義最大值:1-2-(n-1)最小值:-(1-2-(n-1))表示數的個數:2n-

1若二進制原碼小數的位數分別是8、16位,求其該數表示的最大值、最小值及所能表示數的個數？8位:127/128，-127/128，25516位:32767/32768,-32767/32768,65535原碼小數的表示范圍注意：最高位為符號位，有效數值位分別為7、15。

X1>X≥0[X]原=1-X0≥X>-1原碼特點表示簡單，易于同真值之間進行轉換，實現乘除運算規則簡單。進行加減運算十分麻煩，本來是加法運算卻可能要用減法器實現。當兩個操作數符號不同且做加法運算時，先要判斷兩個數絕對值的大小，然后將絕對值大的數減去絕對值小的數，結果的符號以絕對值大的數為準。0的表示不惟一3.補碼表示法以鐘表對時為例說明補碼的概念假設現在的標準時間是3點整，而有一只表已經6點了，為了校準時間，可以采用兩種方法：（1）逆時針：將時鐘退3格（2）順時針：將時鐘向前撥9格這兩種方法都能對準到4點。由此可以看出，減3和加9是等價的。就是說9是（－3）對12的補碼，可以用數學公式表示為：-3=+9(mod12)（“＝”為取模相等）這里12是模數。上例中6－3和6＋9之所以等價，是因為表指針超過12時，將12自動丟掉，最后得到(6+9)-12＝3。啟示：負數用補碼表示時，可以把減法轉化為加法。補碼的概念模：計量器具的容量，或稱為模數。M位字長整數的模值為2M4位字長的機器表示的二進制整數為：0000～1111共16種狀態，模為16=24。一位符號位的純小數的模值為2

補碼的定義：正數的補碼就是正數的本身，負數的補碼是原負數加上模。例：完成下列數的真值到補碼的轉換X1=+1011011X2=-1011011

[X1]補=0,1011011[X2]補=27+1+x=1,01001010,X2n-1>X≥0[x]補=2n+X0>X≥-2(n-1)(mod2n)整數補碼的定義X1>X≥0

[x]補=2+X0>X≥-1(mod2)例：完成下列數的真值到補碼的轉換X1=+0.1011011X2=-0.1011011

[X1]補=0.1011011[X2]補=1.0100101小數補碼的定義例：0的補碼（補碼中“零”只有一種表示形式）[+0.0000000]=0.0000000[-0.0000000]=2+(-0.0000000)(mod2)=0.000000-1的補碼不妨補碼的有效數值位為n根據定義，對于整數補碼有：[-1]補＝2n-1=1,11111...1(包括符號位一共n個1）根據定義，對于小數補碼有：[-1]補＝2+(-1.0…0)=1.0...0(n-1個0）由此可見,“-1”既可以在整數范圍內表示，也能在小數范圍內表示，在計算機中有兩種不同的補碼表示。再看負數-2n-1的補碼表示{-2n-1}補＝2n－2n-1＝2n-1＝1,0...0（n-1個0）因此，“－1”的補碼小數表示與“－2n-1”的補碼表示結構相同，都是：符號位為1，數值部分為n-1個0?！埃?”與“－2n-1”分別是補碼小數和補碼整數中可以表示的最小負數。補碼的表示范圍:n-1位有效數值位，包括符號位n位n-1位整數:2n-1-1～

-2n-1n-1位小數:1-2-(n-1)～-1

均能表示2n-1個數原碼與補碼之間的轉換正數的原碼和補碼顯然一致。對于負數：設n=5,x=－x1x2x3x4[x]補=2n+1+x=10,0000-x1x2x3x4=11111+00001-x1x2x3x4符號位除外，對原碼每位取反，末位加1。對小數原碼也同樣成立。反過來，由補碼求原碼也同樣成立。0,X2n-1>X≥0[x]補=2n+X0>X≥-2n-10,X2n-1>X≥0[X]原=2n-1-X0≥X>-2n-1原碼求補碼先看整數原碼和補碼之間的轉換原碼與補碼之間的轉換原碼--補碼正數[X]補=[X]原負數符號位除外，每位取反，末位加1例：X=-1001001[X]原=1,1001001，[X]補=1,0110110+1=1,0110111[X]補=27+1

+X=100000000-1001001=1,0110111100000000-10010011,0110111由[X]補求[-X]補（求機器負數）解：以小數補碼為例。設[y]補＝y0y1y2…yn-1

第一種情況，

[y]補＝0.y1y2…yn所以y=0.y1y2…yn-1，故-y=-0.y1y2…yn-1

則[-y]補=

第二種情況，

[y]補＝1.y1y2…yn-1

運算過程：連同符號一起將補碼各位取反，末位再加1。設字長N=8位例：X=+1001001[X]補=01001001 [-X]補=10110111補碼最大的優點就是將減法運算轉換成加法運算[X]補-[Y]補=[X]補+[-Y]補例如X=(11)10=(1011)2Y=(5)10=(0101)2已知字長n=5位[X]補-[Y]補=[X]補+[-Y]補=0,1011+1,1011=10,0110=0,0110=(6)10注：最高1位已經超過字長故應丟掉變形補碼為了便于判斷運算結構是否溢出，某些計算機還采用了一種雙符號位的補碼表示方法，稱為變形補碼。假定變形補碼(n位)有效數值部分位數為n-1，則負數變形補碼的表示定義為：負整數：[X]補=2n+1-X負小數：[X]補=4+X因為這種補碼小數的模數為4，因此也稱模4補碼。在雙符號位中，左符是真正的符號位，右符用來判別“溢出”。4.反碼表示法反碼的概念：正數的表示與原、補碼相同，負數的反碼符號位為1，數值位是將原碼的數值按位取反，就得到該數的反碼表示。反碼通常用來作為原碼求補碼或者由補碼求原碼的中間過渡。整數反碼0,X2n-1>X≥0[X]反=(2n-1)+X0≥X>-2n-1（mod(2n-1))例：X1=+1011011,[X1]反=0,1011011X2=-1011011,[X2]反=1,0100100

11111111—101101110100100 [+0]反=00000000;[-0]反=11111111碼制表示法小結原碼：真值的直觀表示；補碼：真值的加減運算；原碼符號位不變，數值位“取反加一”。移碼：補碼的大小比較；移碼與補碼的數值位相同，只是符號位相反。變形補碼：補碼運算溢出判斷；雙符號位補碼。[X]原、[X]反、[X]補用“0”表示正號，用“1”表示負號；[X]移用“1”表示正號，用“0”表示負號。如果X為正數，則[X]原=[X]反=[X]補。如果X為0，則[X]補、[X]移有唯一編碼，[X]原、[X]反有兩種編碼。求[-X]補，將[X]補連同符號一起各位取反，末位加1。2.1.2數的定點表示相關概念數值范圍：一種數據類型所能表示的最大值和最小值。數據精度：實數所能表示的有效數字位數。數值范圍和數據精度均與使用多少位二進制位數以及編碼方式有關。計算機用數字表示正負，隱含規定小數點。采用“定點”、“浮點”兩種表示形式。數的定點表示方法（1）定點整數——小數點位置固定在數的最低位之后

若采用原碼，則范圍為：-(2n-1-1)~2n-1-1其中n表示數值位的位數。

若采用補碼，最小負數為1000…0，其值為–2n–1，最大正數為1111…1，其值為2（n–1）–1，

則范圍為：-2n-1~2n-1-1SfS1S2……Sn-2Sn-1數符數值部分小數點位置SfS1S2……Sn-2Sn-1數符數值部分或小數點位置（2）定點小數——小數點位置固定在數的符號位之后、數值最高位之前。

用補碼表示，最小負數時為1.000…0，其值為–1,最大負數為1.111…1，其值為–2–（n–1）；最小正數時為0.000…1，其值為2–(n–1)，最大正數為0.111…1，其值為1–2–（n–1)，所以范圍為：–1≤x≤1–2–(n-1)。

若采用原碼，則范圍為：-(1-2-(n-1))

~1-2-(n-1)只能處理定點數的計算機稱為定點計算機。在這種計算機中機器指定調用的所有操作數都是定點數。把字長分成階碼j和尾數S兩部分。其根據就是：

S為尾數，j為階碼，r為基值。在計算機中，基可取2、4、6、8或16等。以基數r=2為例，數N可寫成下列不同形式：2.1.3數的浮點表示方法（1）浮點數的表示規格化數為了提高數據精度以及便于浮點數的比較，在計算機中規定浮點數的尾數用純小數的形式。規格化數：尾數最高位為1的浮點數稱作規格化數。浮點數表示成規格化形式后，其精度最高。2.數的浮點表示方法上溢：浮點數階碼大于最大階碼時，稱為“上溢”，此時機器停止運算，進行中斷溢出處理。下溢：浮點數階碼小于最小階碼時，稱為“下溢”，由于此時“溢出”的數絕對值很小，通常將尾數各位強制為零，按機器零處理，此時機器繼續運行。（2）浮點數的表示范圍SfS1S2……Sn-1Sn數符數值部分小數點位置jfj1j2……jn-1jn階符階碼的數值部分上溢負數區正數區上溢下溢浮點數的規格化目的：字長固定的情況下提高表示精度的措施：增加尾數位數（但數值范圍減小）。采用浮點規格化形式。規格化：將非規格化數轉換成規格化數的過程。規格化方法當基數為2時，尾數最高位為1的數為規格化數。1、向左規格化出現0.0xx…x就不是規格化數向左規格化規則：尾數左移1位，階碼減1。2、向右規格化向右規格化規則：尾數右移1位，階碼加1。規格化方法當基數為4時，尾數最高兩位不全為0的數為規格化數。1、向左規格化出現0.00xx…x就不是規格化數向左規格化規則：尾數左移2位，階碼減1。2、向右規格化尾數的絕對值大于1，向左破壞了規格化。

向右規格化規則：尾數右移2位，階碼加1。當基數為8時，尾數最高兩位不全為0的數為規格化數。1、向左規格化出現0.000xx…x就不是規格化數向左規格化規則：尾數左移3位，階碼減1。2、向右規格化尾數的絕對值大于1，向左破壞了規格化。

向右規格化規則：尾數右移3位，階碼加1。浮點數的表示范圍和精度一旦浮點數的位數確定以后，合理分配階碼和尾數的位數，直接影響浮點數的表示范圍和精度。階碼越長，表示范圍越大；尾數越長，表示精度越高?；鶖祵档谋硎痉秶灿杏绊?。一般來說，基數r越大，可表示的浮點數范圍越寬，而且所表示的數的個數也越多。但r越大，浮點數的精度反而下降。例如：r=16的浮點數，引起規格化的尾數最高三位可能出現零，故與其尾數位數相同的r=2的浮點數相比，后者可能比前者多三位精度?；鶖凳请[含的，浮點機中一旦基數確定后就不再變了。2.4定點加減法運算2.4.1補碼加減的基本公式2.4.2溢出判斷2.4.3補碼加減法實現邏輯框圖2.4.4補碼加減運算控制流程加減法運算原碼加減法比較復雜，需要事先判斷數的符號，然后決定做加法還是做減法運算。補碼的加減法運算比較簡單，采用補碼加減法運算，可將“正數加負數”的操作，轉化為“正數加正數”的操作。一般計算機采取補碼進行加減法運算。因減法運算可看作被減數加上一個減數的負值，即A-B=A+(-B)，故在此將機器中的減法運算和加法運算合在一起討論。2.4.1補碼加減的基本公式補碼加法的基本公式為：整數

[A]補+[B]補=[A+B]補

(mod2n+1)小數

[A]補+[B]補=[A+B]補

(mod2)對于減法因A-B=A+(-B)，則[A-B]補=[A+(-B)]補，由補碼加法基本公式可得：整數

[A-B]補=[A]補+[-B]補

(mod2n+1)小數

[A-B]補=[A]補+[-B]補

(mod2)[X+Y]補=[X]補+[Y]補[X-Y]補=[X]補+[-Y]補（d）（-7）+（-6）

1,0011,0100,011=溢出（b）（-4）+（+4）

1,1000,1000,000=0（c）（+5）+（+4）

0,1010,1001,001=溢出（a）（-7）+（+5）

1,0010,1011,110=-2計算機中的運算過程（假設機器字長4位，其中1位表示符號位）舉例。補碼的加、減法的例子1丟掉計算機中這種超出機器字長的現象，稱為溢出。在補碼定點運算中，必須對結果是否溢出進行判斷。12.4.2溢出判斷如果運算的結果，超出了計算機能表示的數的范圍，會得出錯誤的結果，這種情況稱為溢出。對于字長為n的計算機，那么它能表示的定點補碼范圍為－２n－１≤Ｘ≤２n－１-１，若運算結果小于－２n－１或大于２n－１-１，則發生溢出，發生溢出時數值的有效位占據了符號位。兩種方法用一位符號位判斷溢出用兩位符號位判斷溢出用兩位符號位判斷溢出變形補碼用變形補碼做加法操作時，兩位符號位連同數值部分一起參加運算。溢出判斷規則：正常時兩個符號位的值相同，在運算結果中當兩個符號位不同時則表明發生了溢出。例1解:[X]補=11.0110+1=11.0111+[Y]補=11.1010+1=11.1011[X+Y]補=111.0010

最高位1丟掉

兩個符號位相同，運算結果無溢出 最終結果為：X+Y=-0.1110設有效數值位為4，X=-0.1001，Y=-0.0101，求[X+Y]=？例2解:[X]補=00.1001+[Y]補=00.0101[X+Y]補=00.1110 兩個符號位相同，運算結果無溢出 X+Y=+0.1110設有效數值位為4，X=0.1001，Y=0.0101，求[X+Y]=？例3解:[X]補=00.1011+[Y]補=00.0111[X+Y]補=01.0010 兩個符號位為01，運算結果正溢出設有效數值位為4，

X=0.1011，Y=0.0111，求[X+Y]=？2.8邏輯運算及實現2.8.1邏輯非

邏輯非又稱“求反”。2.8.2邏輯或邏輯或又稱邏輯加，常用記號“∨”或“+”來表示。2.8.3邏輯與

邏輯與又稱邏輯乘，常用記號“∧”或“?”來表示。2.8邏輯運算及實現2.8.4邏輯異或

邏輯異或又稱按位加或半加器，常用符號“⊕”來表示。邏輯非又稱“求反”。例2-22已知X=11010001,Y=10011011，求Z1=X∨Y，Z2=X∧Y，Z3=X⊕Y，110100011101000111010001∨10011011

∧10011011

⊕10011011

110110111001000101001010Z1=11011011，Z2=10010001，Z3=01001010。2.9定點運算器的組成與結構

2.9.1加法器及進位系統

ALU電路Ai和Bi為輸入變量；Ki為控制信號，Ki的不同取值可決定該電路作哪一種算術運算或哪一種邏輯運算；Fi是輸出函數。

快速進位鏈問題：隨著操作數位數的增加，電路中進位的速度對運算時間的影響也越大。并行加法器——多位加法器串行進位鏈并行進位鏈單重分組跳躍進位即：單級分組雙重分組跳躍進位半加器（halfadder）COSCAB不考慮進位將兩個一位二進制數A和B相加。全加器（fulladder）其輸入不僅有兩個1位二進制數相加，還需加上低位送來的進位。COSCABCICI雙全加器74LS182的1/2邏輯圖2.并行（多位）加法器n+1個全加器級聯，就組成了一個n+1位的并行加法器（行波進位加法器）。由于每位全加器的進位輸出是高一位全加器的進位輸入，因此當全加器有進位時，這種一級一級傳遞進位的過程，將會大大影響運算速度。(1)加法器的進位鏈分析：由全加器的邏輯表達式可知，Ci進位有兩部分組成：本地進位產生函數AiBi，記作Gi，與低位無關；傳遞進位（Ai＋Bi）Ci-1，與低位有關，稱（Ai＋Bi）為傳遞條件，記作Pi，則：由Ci的組成可以將逐級傳遞進位的結構轉換為以進位鏈的方式實現快速進位。目前進位鏈通常采用串行和并行兩種。(2).串行進位鏈串行進位鏈是指并行加法器中的進位信號采用串行傳遞。以四位并行加法器為例，每一位的進位表達式可示為：延遲時間分析：若設與或門的級延遲時間為ty，那么當Gi、Pi形成后，共需8ty使可產生最高位的進位。實際上每增加一位全加器，進位時間就會增加2ty。n位全加器的最長進位時間為2nty。

(3).并行進位鏈并行進位鏈是指并行加法器中的進位信號是同時產生的，又稱先行進位、跳躍進位等。超前進位加法器通常并行進位鏈有單重分組和雙重分組兩種實現方案。理想的并行進位鏈是n位全加器的n位進位同時產生，但實際實現有困難。（a）單重分組跳躍進位單重分組跳躍進位：將M位全加器分成若干小組，小組內的進位同時產生，小組與小組之間采用串行進位。又稱為“組內并行、組間串行”進位。以四位并行加法器為例，對其進位表示式稍作變換，便可獲得并行進位表達式：四位一組并行進位對應的邏輯圖為：設與或非門的級延遲時間為1.5ty，與非門的級延遲時間仍為1ty，則Gi、Pi形成后，只需2.5ty就可產生全部進位。

單重分組跳躍進位如果將16位的全加器按四位一組分組，便可得單重分組跳躍進位鏈框圖在Gi、Pi形成后，經2.5ty可產生C4、C8、C12、C16四個進位信息，經10ty就可產生全部進位。如前所示，n=16的串行進位鏈的全部進位時間為32ty，則16位全加器的單重分組方案進位時間僅約為串行進位鏈的三分之一。單重分組跳躍進位缺點：但隨著n的增大，其優勢便很快減弱。例如，n=64，4位分組，共為16組：組間有16位串行進位，在di、ti形成后，還需經16×2.5＝40ty才能產生全部進位，顯然進位時間太長。如果能使組間進位也同時產生，必然會更大地提高進位速度，這就是組內、組間均為并行進位的方案。（B）雙重分組跳躍進位雙重分組跳躍進位原理：將n位全加器分成幾個大組每個大組又包含幾個小組每個大組內所包含的各個小組的最高位進位是同時形成的，大組與大組間采用串行進位。各小組最高位進位是同時形成的，小組內的其他進位也是同時形成的故又有“組內并行、組間并行”之稱注意：兩小組內的其他進位與小組的最高位進位并不是同時產生的，。雙重分組并行進位32位并行加法器雙重分組并行進位鏈的框圖分兩大組，每個大組內包含4個小組，第二大組內的4個小組的最高位進位C32、C28、C24、C20是同時產生的；第一大組內4個小組的最高位進位C16、C12、C8、C4也是同時產生的，而第一大組向第二大組的進位C16采用并行進位方式。雙重分組并行進位以第一大組為例，分析各進位的邏輯關系依此類推，可以得到其它3個小組進位的邏輯關系如下:G*1與本小組內的Gi、Pi有關，不依賴外來進C0，故稱G*1為第1小組的本地進位，P*1是將低位進位C0傳到高位小組的條件，故稱P*1為第1小組的傳送條件。

雙重分組并行進位組內采用并行進位，組間也采用并行進位，每個小組應產生本小組的進位生成函數Gi*和本小組的進位傳遞函數Pi*，第1小組內產生G1*，P1*、C1、C2、C3，不產生C4。第2小組內產生G2*，P2*、C5、C6、C7，不產生C8。第3小組內產生G3*，P3*、C9、C10、C11，不產生C12。第4小組內產生G4*，P4*、C13、C14、C15，不產生C16。由圖可見，當Gi、Pi(i=1～4)及外來進位C0形成后，再經過2.5ty便可同時產生Cl5、C12，C8、C4。

進位方案選擇和實例機器究竟采用哪種方案，每個小組內應包含幾位，應根據運算速度指標及所選元件等諸方面團素綜合考慮。74181芯片是4位ALU電路，其四位進位是同時產生的，多片74181級聯就猶如本節介紹的單重分組跳躍進位，即組內(74181片內)并行，組間(74181片間)串行。進位方案選擇和實例74182為先行進位部件，將74181與74182芯片配合，就可組成雙重分組跳躍